KR100191709B1 - 미세 콘택홀의 형성방법 - Google Patents
미세 콘택홀의 형성방법 Download PDFInfo
- Publication number
- KR100191709B1 KR100191709B1 KR1019950015176A KR19950015176A KR100191709B1 KR 100191709 B1 KR100191709 B1 KR 100191709B1 KR 1019950015176 A KR1019950015176 A KR 1019950015176A KR 19950015176 A KR19950015176 A KR 19950015176A KR 100191709 B1 KR100191709 B1 KR 100191709B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- insulating film
- photoresist
- etching
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 미세 콘택홀 형성방법에 관한 것으로, 반도체 기판상의 제 1 절연막을 식각하여 콘택홀을 형성하는 단계; 콘택홀이 형성된 상기의 절연막의 콘택홀 내부 및 주변부에 감광막을 도포하여 감광막으로 콘택홀을 매립하는 단계; 콘택홀을 매립하고 있는 감광막 부분중 일부분을 선택적으로 식각하여 제거하는 단계; 감광막이 제거되어 블랭크 상태로 있는 콘택홀의 부분에 제 2 절연막을 증착하는 단계; 제 1 절연막의 상부표면보다 높은 위치에 있는 감광막 및 제 2 절연막을 식각하여 제거하는 단계; 및 콘택홀 내에 여전히 매립되어 있는 잔류 감광막을 식각에 의해 제거하여 미세 콘택홀을 형성하는 단계를 포함하여, 감소된 직경을 갖는 미세 콘택홀의 형성이 가능하므로 소자의 집적도의 증가가 가능해진다.
Description
제1도 (a) 내지 (e)는 본 발명의 일실시예에 따른 콘택홀의 형성 방법을 순차적으로 설명하기 위한 각 제조공정에 있어서의 반도체 소자의 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 제 1 절연막
12 : 콘택홀 13 : 감광막 패턴
14 : 감광막 a : 종래의 콘택홀의 직경
15 : 제 2 절연막 b : 본 발명에 따른 미세 콘택홀의 직경
본 발명은 반도체 소자의 금속 배선 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 전기적 접속을 위한 감소된 직경을 지니는 미세 콘택홀 및 비아홀을 형성하는 방법에 관한 것이다.
반도체 소자의 제조시 반도체 기판과 금속배선간의 전기적 접속을 위하여 콘택홀이 실리콘 기판상의 산화막에 형성된다. 또한, 다층 배선 구조의 경우에는 상부층 및 하부층을 전기적으로 접속시키기 위하여 절연막에 비아홀(via hole)이 형성된다. 이와 같은 콘택홀 및 비아홀은 반도체 소자의 집적도의 증가에 비례하여 그 크기도 작아져야 한다.
그러나, 형성하고자 하는 콘택홀 또는 비아홀의 직경이 일정 크기 이하, 즉 0.35㎛ ~ 0.40㎛ 이하의 수준일 경우에는 현재의 감광막 노광 기술의 한계 때문에 이러한 초미세 직경의 콘택홀 또는 비아홀의 형성은 달성할 수 없다. 따라서, 반도체 소자의 집적도의 증가에 비례하여 감소된 직경을 지니는 콘택홀 및 비아홀의 형성을 달성할 수 있는 기술을 개발하는 것이 하나의 과제가 되고 있다.
따라서, 본 발명의 목적은 상기의 과제를 해결하기 위하여 안출된 것으로서, 0.35㎛ 이하와 같이 아주 낮은 수준의 직경을 지니는 콘택홀 또는 비아홀을 형성하는 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위하여 본 발명은, 실시예 1에서,
(a) 반도체 기판상의 제 1 절연막을 식각하여 콘택홀을 형성하고,
(b) 콘택홀이 형성된 상기의 절연막의 콘택홀 내부 및 콘택홀 주변부에 감광막을 도포하여 감광막으로 콘택홀을 매립하고,
(c) 콘택홀을 매립하고 있는 감광막 부분중의 일부분을 선택적으로 식각하여 제거하고,
(d) 감광막이 제거되어 블랭크 상태로 있는 콘택홀의 부분에 제 2 절연막을 200℃이하의 온도에서 증착되고,
(e) 제 1 절연막의 상부 표면보다 높은 위치에서 존재하는 감광막 및 제 2 절연막을 화학기계적 연마방법으로 선택적으로 식각하여 제거하고,
(f) 콘택홀 내에 여전히 매립되어 있는 잔류 감광막을 플라즈마 식각법 또는 케니칼 습식식각법중 하나에 의한 식각에 의해 제거하여 미세 콘택홀을 형성하는 단계들을 포함하는 것을 특징으로 하는 반도체 소자에서 감소된 직경을 지니는 미세 콘택홀의 형성 방법을 제공한다.
그리고 실시예 2에서, 본 발명은 반도체 소자의 다충금속 배선에서 전기적 접속을 위한 비아홀을 형성하는 방법은 상기 실시예 1에서의 단계(a) 내지 (e)를 반복하여 실시하는 것을 또한 특징으로 한다.
본 발명에서 사용된 것으로서, 용어 제 1 절연막은 본 발명에 따른 방법에서 공정의 개시점을 의미하기 위한 것으로서, 반도체 소자의 기판으로 부터의 첫번째 층의 절연막을 의미하기 위해 사용된 것이다. 또한, 용어 제 2 절연막에서 제2는 용어 제 1 절연막의 구별을 위해 사용된 것이다.
본 발명에 따른 상기의 실시예에서 형성되는 미세 콘택홀 또는 비아홀의 직경은 0.35㎛ 이하이며, 이 직경은 상기의 단계(c)에서 제거되는 감광막의 직경에 반비례하며, 제거되는 감광막의 직경이 클수록 형성되는 콘택홀 또는 비아홀의 직경은 그만큼 작아지게 된다.
또한, 본 발명에 따른 상기의 실시예의 단계 (d)에서 제 2 절연막의 증착은 200℃ 이하의 온도에서 수행되는 것이 바람직하다.
그리고, 상기의 실시예의 단계 (e)에서 식각은 화학기계적 연마법으로 수행되는 것이 바람직하며, 단계 (f)에서의 식각은 플라즈마 식각법 또는 캐미컬 습식 식각법에 의해 수행되는 것이 바람직하다.
본 발명에 의하면, 반도체 소자의 집적도 증가에 부응하여 감소된 직경을 지니는 콘택홀 또는 비아홀이 형성이 달성되므로 반도체 소자의 집적도 증가가 더욱 더 촉진된다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 더욱더 설명하기로 한다.
제1도 (a)에서 (e)는 본 발명의 일실시예에 따른 콘택홀의 형성방법을 순차적으로 설명하기 위한 각 제조공정에 있어서 반도체 소자의 요부 단면도이다.
우선, 제1도 (a)에 도시된 바와같이 반도체 기판(10)상의 제 1 절연막(11)에 감광막(13)을 도포한 후 식각하여 감광막 패턴(13)을 형성한다.
이 감광막 패턴(13)을 이용하여 제 1 절연막을 식각하여 제1도 (b)에 도시된 바와같이 (a)의 직경을 갖는 콘택홀(12)을 형성한다. 반도체 소자의 직접도의 증가에 비례하여 콘택홀(12)의 직경(a)을 감소시키기 위해서는 본 발명에 따른 후술하는 바와같은 공정을 실시한다.
우선 제1도 (b)에 도시된 바와같이, 통상의 방법에 따라 형성된 (a)의 직경을 갖는 콘택홀(12)의 내부를 감광막(14)으로 채우고 노광하여 콘택홀(12)내의 감광막(14)의 일정부분을 제거한다.
그 후, 제1도 (c)에 도시된 바와같이, 일부분의 감광막(14)이 제거되어 블랭크 상태로 있는 콘택홀의 내부 공간 부분을 약 200℃ 이하의 온도에서 제 2 절연막(15)으로 증가하여 매립한다.
그런 다음, 제1도 (d)에 도시된 바와같이 제 1 절연막(11)의 상부 표면보다 높은 위치에서 존재하는 감광막(14)의 부분 및 제 2 절연막(15)의 부분을 화학기계적 연마법으로 식각한다.
그런 다음, 콘택홀의 내부의 일부분을 여전히 채우고 있는 감광막(14)의 잔류 부분을 플라즈마 식각법 또는 캐미컬 습식 식각법에 의해 제거하여 제1(e)도에 도시된 바와같이 (a)에 비해 감소된 직경(b)를 지니는 미세 콘택홀의 형성으 완료한다.
이와같이 하여, 본 실시예에 의하면 반도체 소자의 집적도 증가에 부응하여 감소된 직경을 지니는 콘택홀을 형성할 수 있다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 예를들면, 전술한 실시예에서 기재된 바와같은 미세 콘택홀의 형성 방법은 다층 금속 배선 구조에서의 미세 비아홀을 형성하는 데에도 적용될 수 있다.
이를 위하여는, 반도체 소자에서 금속 배선을 절연시키고 있는 어느 한 층, 또는 모든 층의 절연막을 식각하여 비아홀을 형성한 후, 콘택홀의 형성과 관련하여 상기에 기술한 바와같은 공정들을 실시하여 감소된 직경을 갖는 비아홀을 형성시킬 수 있다. 따라서, 중복하여 기재하는 것을 피하기 위하여, 미세 비아홀의 형성에 관한 실시예는 생략하기로 한다.
기타, 본 발명은 그 요기를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
이상과 같이 본 발명에 의하면, 감소된 직경을 지니는 미세 콘택홀의 형성이 가능하므로 소자의 집접도의 증가가 가능해진다. 또한, 본 발명의 방법은 기존의 반도체 소자 제조 장치를 이용하여 쉽게 달성할 수 있으므로 즉각적인 실시화가 가능하다.
Claims (1)
- 반도체 소자에서 0.35㎛ 이하의 크기를 갖는 콘택홀을 형성하는 방법에 있어서, (a) 반도체 기판상의 제 1 절연막을 식각하여 콘택홀을 형성하는 단계; (b) 콘택홀이 형성된 상기의 절연막의 콘택홀 내부 및 주변부에 감광막을 도포하여 감광막으로 콘택홀을 매립하는 단계; (c) 콘택홀을 매립하고 있는 감광막 부분중 일부분을 선택적으로 식각하여 제거하는 단계; (d) 감광막이 제거되어 블랭크 상태로 있는 콘택홀의 부분에 제 2 절연막을 200℃ 이하의 온도에서 증착하는 단계; (e) 제 1 절연막의 상부표면보다 높은 위치에 있는 감광막 및 제 2 절연막을 화학기계적 연마방법으로 식각하여 제거하는 단계; 및 (f) 콘택홀 내에 여전히 매립되어 있는 잔류 감광막을 플라즈마 식각법 또는 습식식각법중에 하나에 의해 제거하여 미세 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 콘택홀의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015176A KR100191709B1 (ko) | 1995-06-09 | 1995-06-09 | 미세 콘택홀의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015176A KR100191709B1 (ko) | 1995-06-09 | 1995-06-09 | 미세 콘택홀의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003458A KR970003458A (ko) | 1997-01-28 |
| KR100191709B1 true KR100191709B1 (ko) | 1999-06-15 |
Family
ID=19416727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015176A KR100191709B1 (ko) | 1995-06-09 | 1995-06-09 | 미세 콘택홀의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191709B1 (ko) |
-
1995
- 1995-06-09 KR KR1019950015176A patent/KR100191709B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003458A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| KR0140646B1 (ko) | 반도체장치의 제조방법 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100328449B1 (ko) | 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100368979B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100917812B1 (ko) | 듀얼 다마신을 갖는 반도체 장치의 제조 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR920010124B1 (ko) | 다층배선시 콘택트부 형성방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| KR20030054782A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |