JPH098131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH098131A
JPH098131A JP14910595A JP14910595A JPH098131A JP H098131 A JPH098131 A JP H098131A JP 14910595 A JP14910595 A JP 14910595A JP 14910595 A JP14910595 A JP 14910595A JP H098131 A JPH098131 A JP H098131A
Authority
JP
Japan
Prior art keywords
opening
forming
insulating film
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14910595A
Other languages
English (en)
Inventor
Nobuyuki Takakura
信之 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP14910595A priority Critical patent/JPH098131A/ja
Publication of JPH098131A publication Critical patent/JPH098131A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】コンタクトホール内での配線金属のカバレッジ
を改善して、配線の断線を防止することができる半導体
装置の製造方法を提供する。 【構成】拡散層2を有する半導体基板1上に絶縁膜3を
成膜し、絶縁膜3上に、コンタクトホールパターンに対
応した開口を有するレジスト層4を形成し、レジスト層
4をマスクとして、絶縁膜3を所定厚さだけ異方性エッ
チングし、レジスト層4の開口の幅が大きくなるように
レジスト層4をアッシングし、レジスト層4をマスクと
して異方性エッチングによって絶縁膜3をエッチングし
てコンタクトホール5を形成し、レジスト層4を除去
し、配線金属膜6を堆積させる。 【効果】従来の方法より簡便且つ低コストに配線金属膜
のカバレッジを改善して、配線の断線を防止することが
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体基板の拡散層と配線金属膜とのコン
タクト形成方法に関するものである。
【0002】
【従来の技術】LSIの製造においては、LSIの高集
積化のために加工寸法が年々小さくなってきている。L
SI内部で基板との電気的な接続を確保するために形成
される接続孔(以下、コンタクトホールと称す)に関し
ても微細化が進み、コンタクトホールの底部寸法(以
下、コンタクト径と称す)は1μm以下になってきてい
る。しかし、配線と素子間の耐圧や絶縁分離酸化膜下へ
の反転層の形成、もしくは配線容量の制約からコンタク
トホールの深さはコンタクト径のようには減少させるこ
とができない。したがって、LSIの高集積化に伴いコ
ンタクトホールのコンタクトホール深さ/コンタクト径
比(以下、アスペクト比と称す)が増加し、配線金属の
埋め込みが難しくなり(被覆率が悪くなり)、配線金属
の断線が生じやすくなるので、配線の信頼性が問題とな
ってきている。
【0003】この種の問題を解決するために従来のLS
Iの拡散層と配線金属とのコンタクト形成方法におい
て、コンタクトホールの底部の寸法変化なしにコンタク
トホール上部の開口幅を大きくする方法(特開平5−2
18209号公報)が提案されている。この方法を、図
4を用いて説明する。まず、例えばイオン注入などによ
り形成された拡散層2を有する半導体基板1上にCVD
法などにより、絶縁膜3を成膜し、続いて多結晶シリコ
ン層を成膜しリン拡散によりn形多結晶シリコン層11
を形成する。その後、n形多結晶シリコン層11上に、
コンタクトホールパターンに対応した開口を有するレジ
スト層(図示せず)を通常のフォトリソグラフィ技術に
より形成する。続いて、前記レジスト層をマスクとし
て、等方性エッチングによりn形多結晶シリコン層11
をエッチングすることにより、n形多結晶シリコン層1
1を横方向にエッチングする。続いて、前記レジスト層
をマスクとして、絶縁膜3を異方性エッチングしてコン
タクトホールを形成する。次に、前記レジスト層を酸素
プラズマ処理、有機溶剤処理などによって除去し、その
後、n形多結晶シリコン層11をマスクとして、異方性
エッチングにより絶縁膜3を所定の厚さだけ(例えば、
絶縁膜3の膜厚の約3分の1の厚さ)エッチングするこ
とによりコンタクトホールの底部の寸法変化なしにコン
タクトホール上部の開口幅を大きくする。次に、アルミ
ニウムからなる配線金属膜6をスパッタリング法などに
より堆積させることにより図4に示す形状を有するコン
タクトを形成できる。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
方法では、コンタクトホール上部のみの開口幅を大きく
するために、多結晶シリコン層を堆積する工程と、前記
多結晶シリコン層にリンを拡散してn形多結晶シリコン
層を形成する工程と、前記n形多結晶シリコン層を等方
性エッチングする工程とを含むので、形成方法が複雑で
あり、コストが高くなるという問題があった。
【0005】本発明は上記事由に鑑みて為されたもので
あり、その目的は、半導体基板の拡散層と配線金属との
コンタクト形成方法においてコンタクトホール内での配
線金属の被覆率(カバレッジ)が改善して配線の断線を
防止することができるより簡便で低コストな半導体装置
の製造方法を提供しようとするものである。
【0006】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、半導体基板上に絶縁膜を形成す
る第1の工程と、接続孔形成用の開口を設けたフォトレ
ジストをマスクとして前記絶縁膜をその膜厚の途中まで
エッチングする第2の工程と、前記フォトレジストの開
口の幅を拡げる第3の工程と、開口の幅が拡げられた前
記フォトレジストをマスクとして前記絶縁膜を前記半導
体基板に達する深さまでエッチングすることにより接続
孔を形成する第4の工程と、前記接続孔に配線金属膜を
形成する第5の工程とを含むことを特徴とする。
【0007】請求項2の発明は、半導体基板上に絶縁膜
を形成する第1の工程と、接続孔形成用の開口を設けた
フォトレジストをマスクとして前記絶縁膜を前記半導体
基板に達する深さまでエッチングする第2の工程と、前
記フォトレジストの開口の幅を拡げる第3の工程と、開
口の幅が拡げられた前記フォトレジストをマスクとして
前記第3の工程によって露出した前記絶縁膜をその膜厚
の途中までエッチングすることにより接続孔を形成する
第4の工程と、前記エッチングによってエッチングダメ
ージを受けた前記半導体基板の表面層を除去する第5の
工程と、前記接続孔に配線金属膜を形成する第6の工程
とを含むことを特徴とする。
【0008】請求項3の発明は、半導体基板上に絶縁膜
を形成する第1の工程と、接続孔形成用の開口を設けた
感光性ポリイミド膜をマスクとして前記絶縁膜を前記半
導体基板に達するまでエッチングする第2の工程と、前
記感光性ポリイミド膜の開口の幅を拡げる第3の工程
と、開口の幅が拡げられた前記ポリイミド膜を焼結する
ことにより接続孔を形成する第4の工程と、前記接続孔
に配線金属膜を形成する第5の工程とを含むことを特徴
とする。
【0009】
【作用】請求項1の発明の構成によれば、接続孔形成用
の開口を設けたフォトレジストをマスクとして前記絶縁
膜をその膜厚の途中までエッチングし、前記フォトレジ
ストの開口の幅を拡げ、開口の幅が拡げられた前記フォ
トレジストをマスクとして前記絶縁膜を前記半導体基板
に達する深さまでエッチングすることにより前記接続孔
上部の寸法を前記接続孔の底部の寸法より大きくするの
で、従来例と比較すると、多結晶シリコン層を堆積する
工程と、前記多結晶シリコン層にリンを拡散してn形多
結晶シリコン層を形成する工程と、前記n形多結晶シリ
コン層を等方性エッチングする工程と、前記各工程に必
要な設備とが不要であり、従来例より簡便且つ低コスト
に配線金属膜のカバレッジを改善して、配線の断線を防
止することができる。
【0010】請求項2の発明の構成によれば、接続孔形
成用の開口を設けたフォトレジストをマスクとして接続
孔を絶縁膜に形成し、前記フォトレジストの開口の幅を
拡げ、開口の幅が拡げられた前記フォトレジストをマス
クとして露出した前記絶縁膜をその膜厚の途中までエッ
チングすることにより前記接続孔上部の寸法を前記接続
孔底部の寸法より大きくするので、従来例と比較する
と、多結晶シリコン層を堆積する工程と、前記多結晶シ
リコン層にリンを拡散してn形多結晶シリコン層を形成
する工程と、前記n形多結晶シリコン層を等方性エッチ
ングする工程と、前記各工程に必要な設備とが不要であ
り、従来例より簡便且つ低コストに配線金属膜のカバレ
ッジを改善して、配線の断線を防止することができる。
また、前記エッチングによってエッチングダメージを受
けた前記半導体基板の表面層を除去するので、良好な電
気的接続が得られる。
【0011】請求項3の発明の構成によれば、接続孔形
成用の開口を設けた感光性ポリイミド膜をマスクとして
前記絶縁膜を前記半導体基板に達するまでエッチング
し、前記感光性ポリイミド膜の開口の幅を拡げ、開口の
幅が拡げられた前記ポリイミド膜を焼結することにより
前記接続孔上部の寸法を前記接続孔底部の寸法より大き
くするので、従来例と比較すると、多結晶シリコン層を
堆積する工程と、前記多結晶シリコン層にリンを拡散し
てn形多結晶シリコン層を形成する工程と、前記n形多
結晶シリコン層を等方性エッチングする工程と、前記各
工程に必要な設備とが不要であり、従来例より簡便且つ
低コストに配線金属膜のカバレッジを改善して、配線の
断線を防止することができる。
【0012】
【実施例】以下、本発明を実施例により説明する。 (実施例1)本実施例は請求項1の発明に対応するもの
で、以下、図1により説明する。まず、例えば拡散など
により形成された拡散層2を有する半導体基板1上に絶
縁膜3をCVD法などによって0.8μmの厚さに成膜
する。その後、絶縁膜3上に、コンタクトホールパター
ンに対応した開口幅0.8μmの開口を有するレジスト
層4を通常のフォトリソグラフィ技術により形成するこ
とにより図1(a)に示す構造が得られる。
【0013】続いて、レジスト層4をマスクとして、例
えば反応性ドライエッチング装置などによって絶縁膜3
を0.4μmの厚さだけ異方性エッチングすることによ
り図1(b)に示す構造が得られる。次に、酸素プラズ
マ装置などによってレジスト層4の開口幅が0.4μm
程度広がるようにレジスト層4をアッシングすることに
より図1(c)に示す構造が得られる。
【0014】次に、レジスト層4をマスクとして、例え
ば、異方性エッチングによって絶縁膜3をエッチングし
てコンタクトホール5を形成することにより、コンタク
トホール5底部の寸法変化なしにコンタクトホール5上
部のみの開口幅を大きくすることができ、図1(d)に
示す構造が得られる。次に、レジスト層4を酸素プラズ
マ処理、有機溶剤処理などによって除去し、その後、ス
パッタリング法などによってアルミニウムからなる配線
金属膜6を0.9μm堆積させることにより図1(e)
に示す形状を有するコンタクトを形成できる。この時、
コンクトホール5上部の開口幅はコンタクトホール5底
部寸法に比べ大きいので、配線金属膜6のカバレッジは
良好である。
【0015】なお、本実施例では半導体基板と配線金属
とのコンタクトの形成方法について述べたが、配線金属
膜間のコンタクト形成にも適用できるのは勿論である。 (実施例2)本実施例は請求項2の発明に対応するもの
で、以下、図2により説明する。まず、例えば拡散など
により形成された拡散層2を有する半導体基板1上に絶
縁膜3をCVD法などによって0.8μmの厚さに成膜
する。その後、絶縁膜3上に、コンタクトホールパター
ンに対応した開口幅0.8μmの開口を有するレジスト
層4を通常のフォトリソグラフィ技術により形成するこ
とにより図2(a)に示す構造が得られる。
【0016】続いて、レジスト層4をマスクとして、異
方性エッチングによって絶縁膜をエッチングしてコンタ
クトホール5を形成することにより図2(b)に示す構
造が得られる。次に、酸素プラズマ装置などによってレ
ジスト層4の開口幅が0.4μm程度広がるようにレジ
スト層4をアッシングすることにより図2(c)に示す
構造が得られる。
【0017】次に、レジスト層4をマスクとして、例え
ば反応性ドライエッチング装置などによって絶縁膜3を
例えば0.4μmの厚さだけ異方性エッチングすること
により、コンタクトホール5底部の寸法変化なしにコン
タクトホール5上部のみの開口幅を大きくすることがで
き、図1(b)に示す構造が得られる。ただし、露出し
ていた拡散層2表面には前記異方性エッチングによるエ
ッチングダメージ層7が形成される。
【0018】次に、レジスト層4を酸素プラズマ処理、
有機溶剤処理などによって除去し、その後、アルカリ洗
浄などによってエッチングダメージ層7を(エッチン
グ)除去し、続いて、スパッタリング法などによってア
ルミニウムからなる配線金属膜6を0.9μm堆積させ
ることにより図2(e)に示す形状を有するコンタクト
を形成できる。この時、コンクトホール5上部の開口幅
はコンタクトホール5底部寸法に比べ大きいので、配線
金属膜6のカバレッジは良好である。
【0019】(実施例3)本実施例は請求項3の発明に
対応するもので、以下、図3により説明する。まず、例
えば拡散などにより形成された拡散層2を有する半導体
基板1上に絶縁膜3をCVD法などによって0.4μm
の厚さに成膜する。その後、絶縁膜3上に、コンタクト
ホールパターンに対応した開口幅0.8μmの開口を有
する感光性ポリイミド膜8を通常のフォトリソグラフィ
技術により形成することにより図3(a)に示す構造が
得られる。
【0020】次に、感光性ポリイミド膜8をマスクとし
て、異方性エッチングにより絶縁膜をエッチングしてコ
ンタクトホール5を形成することにより図3(b)に示
す構造が得られる。次に、酸素プラズマ装置などによっ
て感光性ポリイミド膜8の開口幅が0.4μm程度広が
るように感光性ポリイミド膜8をアッシングすることに
より図3(c)に示す構造が得られる。
【0021】その後、窒素雰囲気中において400℃の
温度で感光性ポリイミド膜8完全に硬化させ(焼結
し)、続いて、スパッタリング法などによってアルミニ
ウムからなる配線金属膜6を0.9μm堆積させること
により図3(e)に示す形状を有するコンタクトを形成
できる。この時、コンクトホール5上部の開口幅はコン
タクトホール5底部寸法に比べ大きいので、配線金属膜
6のカバレッジは良好である。
【0022】なお、本実施例では半導体基板と配線金属
とのコンタクトの形成方法について述べたが、配線金属
膜間のコンタクト形成にも適用できるのは勿論である。
【0023】
【発明の効果】請求項1の発明は、接続孔形成用の開口
を設けたフォトレジストをマスクとして前記絶縁膜をそ
の膜厚の途中までエッチングし、前記フォトレジストの
開口の幅を拡げ、開口の幅が拡げられた前記フォトレジ
ストをマスクとして前記絶縁膜を前記半導体基板に達す
る深さまでエッチングすることにより前記接続孔上部の
寸法を前記接続孔の底部の寸法より大きくするので、従
来例と比較すると、多結晶シリコン層を堆積する工程
と、前記多結晶シリコン層にリンを拡散してn形多結晶
シリコン層を形成する工程と、前記n形多結晶シリコン
層を等方性エッチングする工程と、前記各工程に必要な
設備とが不要であり、従来例より簡便且つ低コストに配
線金属膜のカバレッジを改善して、配線の断線を防止す
ることができるという効果がある。
【0024】請求項2の発明は、接続孔形成用の開口を
設けたフォトレジストをマスクとして接続孔を絶縁膜に
形成し、前記フォトレジストの開口の幅を拡げ、開口の
幅が拡げられた前記フォトレジストをマスクとして露出
した前記絶縁膜をその膜厚の途中までエッチングするこ
とにより前記接続孔上部の寸法を前記接続孔底部の寸法
より大きくするので、従来例と比較すると、多結晶シリ
コン層を堆積する工程と、前記多結晶シリコン層にリン
を拡散してn形多結晶シリコン層を形成する工程と、前
記n形多結晶シリコン層を等方性エッチングする工程
と、前記各工程に必要な設備とが不要であり、従来例よ
り簡便且つ低コストに配線金属膜のカバレッジを改善し
て、配線の断線を防止することができるという効果があ
る。また、前記エッチングによってエッチングダメージ
を受けた前記半導体基板の表面層を除去するので、良好
な電気的接続が得られるという効果がある。
【0025】請求項3の発明は、接続孔形成用の開口を
設けた感光性ポリイミド膜をマスクとして前記絶縁膜を
前記半導体基板に達するまでエッチングし、前記感光性
ポリイミド膜の開口の幅を拡げ、開口の幅が拡げられた
前記ポリイミド膜を焼結することにより前記接続孔上部
の寸法を前記接続孔底部の寸法より大きくするので、従
来例と比較すると、多結晶シリコン層を堆積する工程
と、前記多結晶シリコン層にリンを拡散してn形多結晶
シリコン層を形成する工程と、前記n形多結晶シリコン
層を等方性エッチングする工程と、前記各工程に必要な
設備とが不要であり、従来例より簡便且つ低コストに配
線金属膜のカバレッジを改善して、配線の断線を防止す
ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例1の主要工程断面図である。
【図2】本発明の実施例2の主要工程断面図である。
【図3】本発明の実施例3の主要工程断面図である。
【図4】従来例を示す主要工程断面図である。
【符号の説明】
1 半導体基板 2 拡散層 3 絶縁膜 4 レジスト層 5 コンタクトホール 6 配線金属膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に絶縁膜を形成する第1の
    工程と、接続孔形成用の開口を設けたフォトレジストを
    マスクとして前記絶縁膜をその膜厚の途中までエッチン
    グする第2の工程と、前記フォトレジストの開口の幅を
    拡げる第3の工程と、開口の幅が拡げられた前記フォト
    レジストをマスクとして前記絶縁膜を前記半導体基板に
    達する深さまでエッチングすることにより接続孔を形成
    する第4の工程と、前記接続孔に配線金属膜を形成する
    第5の工程とを含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】 半導体基板上に絶縁膜を形成する第1の
    工程と、接続孔形成用の開口を設けたフォトレジストを
    マスクとして前記絶縁膜を前記半導体基板に達する深さ
    までエッチングする第2の工程と、前記フォトレジスト
    の開口の幅を拡げる第3の工程と、開口の幅が拡げられ
    た前記フォトレジストをマスクとして前記第3の工程に
    よって露出した前記絶縁膜をその膜厚の途中までエッチ
    ングすることにより接続孔を形成する第4の工程と、前
    記エッチングによってエッチングダメージを受けた前記
    半導体基板の表面層を除去する第5の工程と、前記接続
    孔に配線金属膜を形成する第6の工程とを含むことを特
    徴とする半導体装置の製造方法。
  3. 【請求項3】 半導体基板上に絶縁膜を形成する第1の
    工程と、接続孔形成用の開口を設けた感光性ポリイミド
    膜をマスクとして前記絶縁膜を前記半導体基板に達する
    までエッチングする第2の工程と、前記感光性ポリイミ
    ド膜の開口の幅を拡げる第3の工程と、開口の幅が拡げ
    られた前記ポリイミド膜を焼結することにより接続孔を
    形成する第4の工程と、前記接続孔に配線金属膜を形成
    する第5の工程とを含むことを特徴とする半導体装置の
    製造方法。
JP14910595A 1995-06-15 1995-06-15 半導体装置の製造方法 Withdrawn JPH098131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14910595A JPH098131A (ja) 1995-06-15 1995-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14910595A JPH098131A (ja) 1995-06-15 1995-06-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH098131A true JPH098131A (ja) 1997-01-10

Family

ID=15467813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14910595A Withdrawn JPH098131A (ja) 1995-06-15 1995-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH098131A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358104B2 (en) 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
CN100411193C (zh) * 2001-11-12 2008-08-13 三星电子株式会社 薄膜晶体管阵列板的制造方法
KR100924545B1 (ko) * 2007-03-15 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
CN111128720A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种用于功率mos的接触孔刻蚀方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411193C (zh) * 2001-11-12 2008-08-13 三星电子株式会社 薄膜晶体管阵列板的制造方法
US7737445B2 (en) 2001-11-12 2010-06-15 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
US7358104B2 (en) 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR100924545B1 (ko) * 2007-03-15 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
CN111128720A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种用于功率mos的接触孔刻蚀方法

Similar Documents

Publication Publication Date Title
JP3407023B2 (ja) 半導体装置の製造方法
US6004729A (en) Methods of improving photoresist adhesion for integrated circuit fabrication
JPH098131A (ja) 半導体装置の製造方法
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100964116B1 (ko) 반도체소자의 제조방법
JPH1012868A (ja) 半導体装置及びその製造方法
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
JPH09260485A (ja) 半導体装置の製造方法
KR100282425B1 (ko) 캐패시터의제조방법
JP2000260871A (ja) 半導体装置の製造方法
KR100365767B1 (ko) 반도체장치의콘택홀형성방법
JP2822795B2 (ja) 半導体装置の製造方法
JP2950059B2 (ja) 半導体装置の製造方法
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
JPH08236477A (ja) 半導体装置の製造方法
JP2574910B2 (ja) 半導体装置の製造方法
JP2828089B2 (ja) 半導体装置の製造方法
JPH11145305A (ja) 半導体装置の製造方法
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
JPH06112193A (ja) 半導体装置の製造方法
JPH03239348A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020903