KR940003065A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940003065A KR940003065A KR1019920013528A KR920013528A KR940003065A KR 940003065 A KR940003065 A KR 940003065A KR 1019920013528 A KR1019920013528 A KR 1019920013528A KR 920013528 A KR920013528 A KR 920013528A KR 940003065 A KR940003065 A KR 940003065A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- semiconductor device
- insulating film
- forming
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 10
- 229910052751 metal Inorganic materials 0.000 claims abstract 5
- 239000002184 metal Substances 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims 9
- 239000004020 conductor Substances 0.000 claims 9
- 238000005530 etching Methods 0.000 claims 8
- 238000005229 chemical vapour deposition Methods 0.000 claims 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 4
- 229910052782 aluminium Inorganic materials 0.000 claims 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 4
- 229910052802 copper Inorganic materials 0.000 claims 4
- 239000010949 copper Substances 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 4
- 229910052721 tungsten Inorganic materials 0.000 claims 4
- 239000010937 tungsten Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 미세접촉구를 갖는 반도체장치 및 그 제조방법에 관한 것이다.
본 발명에 의하면, 반도체기간과, 상기 반도체기판상에 형성된 제1차 접촉구를 갖는 제1절연막, 상기 제1절연 막상에 형성되며 상기 제1차 접촉구상부에 제2차 접촉구를 갖는 제2절연막, 상기 제1차 접촉구를 매립하는 콘택 플러그, 및 상기 제2절연막상에 형성되며 상기 제2차 접촉구를 통해 상기 콘택플러그에 접속되는 도전층으로 이루어진 것을 특징으로 하는 반도체장치가 제공된다.
이에따라 본 발명에 의하면, 미세 금속배선에서의 접촉구형 성시의 미스얼 라인 방지를 위한 마진확보가 가능하고, 접속구보다 금속배선의 선폭을 작게 형성할 수 있으므로 집적도 향상이 가능하며, 또한 동일한 선폭에서는 상대적으로 접촉구부위의 폭이 증대되므로 접촉저항이 개선되는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명의 제1실시예에 의란 반도체장치의 콘택형성방법을 나타낸 단면도들.
Claims (28)
- 반도체기판과, 상기 반도체기판상에 형성된 제1차 접촉구를 갖는 제1절연막, 상기 제1절연막상에 형성되며 상기 제1차 접촉구상부에 제2차 접촉구를 갖는 제2절연막, 상기 제1차 접촉구를 매립하는 콘택플러그, 및 상기 제2절연막상에 형성되며 상기 제2차 접촉구틀 통해 상기 콘택플러그에 접속되는 도전층으로 이루어진 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2차 접촉구의 크기가 상기 제1차 접촉구의 크기보다 작은 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1절연막은 BPSG막임을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2절연막은 산화막임을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 콘택플러그 아래에 장벽금속층이 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 콘택플러그는 상기 제1차 접촉구 내부를 완전히 매립하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 콘택플러그는 상기 제 1차 접촉구 내부를 완전히 매립 함과 동시에 제1차 접촉구 윗부분으로 돌출되어 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 콘택플러그는 알루미늄, 구리 또는 텅스텐 중의 어느 하나로 형성된 것임을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1절연막은 산화막임을 특징으로 하는 반도체 장치,
- 제1항에 있어서, 상기 제2절연막은 배리어막임을 특징으로 하는 반도체 장치
- 제10항에 있어서, 상기 배리어막은 질화막임을 특징으로 하는 반도체 장치,
- 반도체 기판과, 상기 반도체 기판상에 형성된 접촉구를 갖는 절연막, 상기 접촉구 내부를 1/3-2/3 매립하는 콘택플러그, 상기 콘택플러그상부의 상기 접촉구측벽에 형성된 스페이서, 및 상기 스페이서상부에 형성되며 상기 콘택플러그와 접속된 도전층으로 이루어진 것을 특징으로 하는 반도체 장치.
- 제12항에 있어서, 상기 콘택플러그는 텅스텐, 알루미늄 또는 구리중의 어느 하나로 형성된 것임을 특징으로 하는 반도체 장치.
- 제13항에 있어서, 상기 콘택플러그와 도전층사이에 상기 접촉구를 완전히 매립하는 도전물질층이 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제14항에 있어서, 상기 도전물질층은 상기 콘택플러그와 동일한 물질로 형성된 것임을 특징으로 하는 반도체장치.
- 반도체기판상에 형성된 제1차 접촉구를 갖는 제1절연막을 형성하는 공정, 상기 제1차 접촉구를 도전성물질로 매립하여 콘택플러그를 형성하는 공정, 상기 결과물상에 제2절연막을 형성한후 이를 식각하여 상기 제1차 접촉구 상부에 제2차 접촉구를 형성하는 공정, 및 상기 결과물상에 도전층을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
- 제16항에 있어서, 상기 콘택플러그를 형성하는 공정은 상기 제1차 접촉구가 형성된 반도체기판상에 장벽금속층 및 도전물질층을 차례로 형성한 다음 에치백하여 접촉구 내부를 완전히 매립하는 공정임을 륵징으로 하는 반도체 장치의 제조방법,
- 제 16항에 있어서, 상기 콘택플러그를 형성하는 공정은 상기 제1차 접촉구가 형성된 반도체기판상에 장벽금속층 및 도전물질층을 증착한 다음 식각공정을 통하여 제1차 접촉구 내부와 윗부분을 제외한 부분에 형성된 상기 장벽금속층 및 도전물질층을 제거하는 공정임을 특징으로 하는 반도체 장치의 제조방법.
- 제16항에 있어서, 상기 콘택플러그를 형성하는 공정은 PVD법 또는 CVD법에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 기판상에 절연막을 형성하고 상기 절연막상에 배리어막을 형성한 후 상기 배리어막 절연막을 건식 식각하여 접촉구를 형성하는 공정, 상기 절연막을 습식식각하여 접촉구 하부를 넓히는 공정, 상기 접촉구내를 도전물질로 매립하여 콘택플러그를 형성하는 공정, 및 상기 접촉구 상부에 도전층을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 습식식각은 상기 절연막과 배리어막과의 식각선택비가 높은 식각용액을 사용하여 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제21항에 있어서, 상기 식각용액은 BOE 또는 100 : 1 HF임을 특징으로 하는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 콘택플러그를 형성하는 공정은 선택적 텅스텐 화학기상증착, 선택적 알루미늄 화학기상증착 또는 선택적 구리 화학기상증착에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제21항에 있어서, 상기 도전층은 상기 접촉구 크기보다 좁은 선폭으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 기판상에 절연막을 형성한 후 상기 절연막을 식각하여 접촉구를 형성하는 공정, 상기 접촉구의 내부를 1/3-2/3도전물질로 매립하는 공정, 상기 결과물상에 절연막을 증착한 후 건식식각하여 접촉구 내벽의 상부에 스페 이서를 형성하는 공정, 및 상기 접촉구 상부에 도전층을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
- 제25항에 있어서, 상기 스페이서를 형성하는 공정후에 도전물질을 증착하여 접촉구를 완전히 매립하는 공정이 더 포함되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제25항에 있어서, 상기 도전물질로 접촉구를 매립하는 공정은 선택적 텅스텐 화학기상증착, 선택적 알루미늄 화학기상증착 또는 선택적 구리 화학기상증착에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제25항에 있어서, 상기 도전층은 접촉구크기보다 좁은 선폭으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920013528A KR960000368B1 (ko) | 1992-07-28 | 1992-07-28 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920013528A KR960000368B1 (ko) | 1992-07-28 | 1992-07-28 | 반도체장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940003065A true KR940003065A (ko) | 1994-02-19 |
KR960000368B1 KR960000368B1 (ko) | 1996-01-05 |
Family
ID=19337133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920013528A KR960000368B1 (ko) | 1992-07-28 | 1992-07-28 | 반도체장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960000368B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473157B1 (ko) * | 1997-12-31 | 2005-05-19 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
-
1992
- 1992-07-28 KR KR1019920013528A patent/KR960000368B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473157B1 (ko) * | 1997-12-31 | 2005-05-19 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960000368B1 (ko) | 1996-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6534361B2 (en) | Method of manufacturing a semiconductor device including metal contact and capacitor | |
KR960026641A (ko) | 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정 | |
KR960032616A (ko) | 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법 | |
KR970022583A (ko) | 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법 | |
KR900005589A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
KR950021710A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR0173458B1 (ko) | 반도체집적회로 및 그 제조방법 | |
JP2004047626A (ja) | 半導体装置および半導体装置の製造方法 | |
KR940003065A (ko) | 반도체장치 및 그 제조방법 | |
KR100285698B1 (ko) | 반도체장치의제조방법 | |
US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
KR950015589A (ko) | 반도체 장치의 금속배선시 콘택홀 형성방법 | |
KR940004729A (ko) | 반도체 장치의 콘택형성방법 | |
US6541358B2 (en) | Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ | |
KR100336770B1 (ko) | 커패시터 형성방법 | |
KR20000004324A (ko) | 반도체 소자의 배선구조 및 그의 형성방법 | |
KR100223872B1 (ko) | 금속 배선 구조 및 그 형성방법 | |
KR930011116A (ko) | 반도체장치의 제조방법 | |
KR980011860A (ko) | 금속 배선 형성방법 | |
KR100905187B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
KR940016877A (ko) | 고집적 반도체 접속장치 제조방법 | |
KR19990086844A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR19990057891A (ko) | 반도체 장치의 스택 콘택 형성방법 | |
KR19990039605A (ko) | 반도체 소자의 층간 접속방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |