KR940016877A - 고집적 반도체 접속장치 제조방법 - Google Patents

고집적 반도체 접속장치 제조방법 Download PDF

Info

Publication number
KR940016877A
KR940016877A KR1019920024501A KR920024501A KR940016877A KR 940016877 A KR940016877 A KR 940016877A KR 1019920024501 A KR1019920024501 A KR 1019920024501A KR 920024501 A KR920024501 A KR 920024501A KR 940016877 A KR940016877 A KR 940016877A
Authority
KR
South Korea
Prior art keywords
film
insulating film
conductive line
groove
interlayer insulating
Prior art date
Application number
KR1019920024501A
Other languages
English (en)
Other versions
KR950011986B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920024501A priority Critical patent/KR950011986B1/ko
Priority to US08/168,539 priority patent/US5491109A/en
Priority to JP5317002A priority patent/JPH07118477B2/ja
Publication of KR940016877A publication Critical patent/KR940016877A/ko
Application granted granted Critical
Publication of KR950011986B1 publication Critical patent/KR950011986B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 자기 정렬 콘택방식에 문제가 되는 단차를 완화시켜 제 3 전도선용 전도물질의 식각을 용이하게 하면서 접속장치부분의 면역을 최대한으로 감소시킴과 동시에 반도체 소자의 신뢰도를 증진시킬 수 있는 효과가 있는 고집적 반도체 접속장치 제조방법에 관한 것이다.

Description

고집적 반도체 접속장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명에 따라 접속장치를 형성하는 제조 공정도, 제 5 도는 본 발명의 제조과정인 제 4 도(a)에서 비트선방향과 수직한 방향에 있는 여러개의 전하보존전극콘택을 하나의 콘택으로 형성했을 때의 단면도.

Claims (14)

  1. 고집적 반도체 접속장이 제조방법에 있어서, 반도체기판(1)에 소자분리 절연막(2), 소오스 전극(3)을 형성하고, 제 1 층간절연막(4), 비트선용 전도물질을 차례로 증착하고 상기 소오스 전극 상의 비트선용 전도물질을 식각하여 비트선(5)을 형성하고 전체적으로 희생절연막(6)을 형성한 후에 전하보전전극콘택 마스크(7)를 형성하는 제 1 단계, 상기 제 1 단계 후에 상기 전하보존전극콘택 마스크(7)를 사용하여 상기 희생절연막(7)을 식각하여 비트선(5) 사이의 소오스전극(3) 상부에 홈을 형성하는 제 2 단계, 상기 제 2 단계 후에 전체적으로 층간절연목적의 제 2 층간절연막(8), 실리콘막(9), 확산장벽용 질화막(10), SOS막(spin-on sourece)(11)을 차례로 증착하는 제 3 단계, 상기 제 3 단계 후에 상기 SOS막(11)을 일정두께 에치백하여 상기 SOS막(11)이 상기 비트선(5)사이에 형성된 홈내부에만 남도록하는 제 4 단계, 상기 제 4 단계 후에 상기 형성된 홈내부의 SOS막(11)을 식각 장벽으로 하여 상기 노출된 확산장벽용 질화막(10)을 식각하고 상기 SOS막(11)을 제거하여 상기 비트선(5)사이의 소오스전극(3) 상부에 형성된 홈내부에만 확산장벽용 질화막(10)이 남도록한 다음에 상기 홈외부에 노출된 실리콘막(9)의 표면일부를 열적산화막(12)으로 형성하는 제 5 단계, 상기 제 5 단계 후에 상기 홈내부의 확산장벽용 질화막(10)을 제거하고 상기 비트선(5)사이의 소오스전극(3)상부에 형성된 홈의 상부 및 외부의 열적산화막(12)을 식각장벽으로 하여 홈하부의 노출된 실리콘막(9)을 식각하여 홈하부에 제 2 층간절연막(8)이 노출되도록 하는 제 8 단계, 상기 제 6 단계 후에 상기 홈의 상부 및 외부의 실리콘막(9)을 식각장벽으로하여 상기 소오스전극(3)상부의 홈의 하부에 노출된 제 2 층간절연막(8)과 제 1층간절연막(4)을 차례로 식각하여 상기 소오스전극(3)에 전하보존전극 콘택홀을 형성하는 제 7 단계를 포함하여 이루어 지는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 단계의 희생 절연막(6)은 BPSG(boro-phospho-stilcate glass)나 USG(undoped silecate glass)/BPSG의 2중 구조, SOG(spin-on-glass) 또는 폴리이미드(polyimide)중 어느 하나인 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  3. 제 1 항에 있어서, 상기 제 3 단계의 SOS물질(11)은 감광막, SOG(spin-on-glass), 폴리이미드(polyimide)중 어느 하나인 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  4. 제 1 항에 있어서, 상기 제 2 단계는 상기 희생 절연막(6)을 에치 백(etch back)하는 단계를 더 포함하고 있는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  5. 제 1 항에 있어서, 상기 제 3 단계는 상기 제 2 층간 절연막(8)을 에치 백(etch back)하는 단계를 더 포함하고 있는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  6. 제 1 항에 있어서, 상기 제 7 단계의 전하보존전극 콘택홀 형성 마스크는 비트선(13') 상부에 형성되는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  7. 제 1 항에 있어서, 상기 제 7 단계의 전하보존전극 콘택홀 형성 마스크는 하나의 소오스 전극(3) 상부에 하나의 콘택 마스크로(13') 형성되는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  8. 제 1 항에 있어서, 상기 제 7 단계의 전하보존전극 콘택홀 형성 마스크는 전하보전극 콘택의 크기를 최대화 하기 위하여 상기 비트선(13') 방향과 수직한 방향으로 이웃한 전하보존전극 콘택들을 하나의 콘택마스크로 형성하는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  9. 제 1 전도선(3), 제 1 층간 절연막(4), 제 2 전도선(5), 제 2 층간절연막(8)이 차례로 형성되어 있고 상기 제 2 층간 절연막(8) 상부에 형성되는 제 2 전도선(13')를 상기 제 2 전도선(5)을 지나 제 1 전도선(3)과 연결되되 상기 제 2 전도선(5)과는 절연을 시키는 고집적 반도체 접속장치 제조방법에 있어서, 반도체기판(1)에 제 1 전도선(3)을 형성하고, 제 1 층간절연막(4), 전도물질을 차례로 증착하고 상기 전도물질을 식각하여 제 2 전도선(5)을 형성하고 전체적으로 희생절연막(6)을 형성한 후에 제 3 전도선 콘택마스크(7)를 형성하는 제 1 단계, 상기 제 1 단계 후에 상기 제 3 전도선콘택 마스크(7)를 사용하여 상기 희생절연막(6)을 식각하여 제 2 전도선(5)사이의 제 3 전도선(3) 상부에 홈을 형성하는 제 2 단계, 상기 제 2 단계 후에 전체적으로 층간절연목적의 제 2 층간절연막(8), 실리콘막(9), 확산장벽용 질화막(10), SOS막(spin-on source)(11)을 차례로 증착하는 제 3 단계, 상기 제 3 단계 후에 상기 SOS막(11)을 일정두께 에치백하여 상기 SOS막(11)이 상기 제 2 전도선(5)사이에 형성된 홈내부에만 남도록하는 제 4 단계, 상기 제 4 단계 후에 상기 형성된 홈내부의 SOS막(11)을 식각 장벽으로 하여 상기 노출된 확산장벽용 질화막(10)을 식각하고 상기 SOS막(11)을 제거하여 상기 제 2 전도선(5)사이의 제 1 전도선(3)상부에 형성된 홈내부에만 확산장벽을 질화막(10)이 남도록한 다음에 상기 홈외부에 노출된 실리콘막(9)의 표면일부를 열적산화막(12)으로 형성하는 제 5 단계, 상기 제 5 단계 후에 상기 홈내부의 확산장벽용 질화막(10)을 제거하고 상기 제 2 전도선(5)사이의 제 1 전도선(3) 상부에 형성된 홈의 상부 및 외부의 열적산화막(12)을 식각장벽으로 하여 홈하부의 노출된 실리콘막(9)을 식각하여 홈하부에 제 2 층간절연막(8)이 노출되도록 하는 제 6 단계, 상기 제 6 단계 후에 상기 홈의 상부 및 외부의 실리콘막(9)을 식각장벽으로 하여 상기 제 1 전도선(3)상부의 홈의 하부에 노출된 제 2 층간절연막(8)과 제 1 층간절연막(4)을 차례로 식각하여 상기 제 1 전도선(3)에 제 3 전도선 콘택홀을 형성하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  10. 제 9 항에 있어서, 상기 제 1 단계의 희생 절연막(6)은 BPSG(boro-phospho-silcate glass)나 USG(undoped siliecate glass)/BPSG의 2중 구조. SOG(spin-on-glass), 또는 폴리이미드(polyimide)중 어느 하나인 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  11. 제 9 항에 있어서, 상기 제 3 단계의 SOS막 (11)은 감광막, SOG(spin-on-glass), 폴리이미드(polyimide)중 어느 하나인 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  12. 제 9 항에 있어서, 상기 제 2 단계는 상기 희생 절연막(6)을 에치 백(etch back)하는 제 8 단계를 더 포함하고 있는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  13. 제 9 항에 있어서, 상기 제 3 단계는 상기 제 2 층간 절연막(8)을 에치 백(etch back)하는 제 8 단계를 더 포함하고 있는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
  14. 제 9 항에 있어서, 상기 제 7 단계의 제 3 전도선 콘택홀 형성 마스크는 제 3 전도선(13') 상부에 형성되는 것을 특징으로 하는 고집적 반도체 접속장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024501A 1992-12-16 1992-12-16 고집적 반도체 접속장치 제조방법 KR950011986B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920024501A KR950011986B1 (ko) 1992-12-16 1992-12-16 고집적 반도체 접속장치 제조방법
US08/168,539 US5491109A (en) 1992-12-16 1993-12-16 Method for the construction of highly integrated semiconductor connecting device
JP5317002A JPH07118477B2 (ja) 1992-12-16 1993-12-16 高集積半導体接続装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024501A KR950011986B1 (ko) 1992-12-16 1992-12-16 고집적 반도체 접속장치 제조방법

Publications (2)

Publication Number Publication Date
KR940016877A true KR940016877A (ko) 1994-07-25
KR950011986B1 KR950011986B1 (ko) 1995-10-13

Family

ID=19345785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024501A KR950011986B1 (ko) 1992-12-16 1992-12-16 고집적 반도체 접속장치 제조방법

Country Status (3)

Country Link
US (1) US5491109A (ko)
JP (1) JPH07118477B2 (ko)
KR (1) KR950011986B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433093B1 (ko) * 1999-12-31 2004-05-27 주식회사 하이닉스반도체 반도체소자의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388477B1 (ko) * 2000-12-11 2003-06-25 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
KR920004541B1 (ko) * 1989-05-30 1992-06-08 현대전자산업 주식회사 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433093B1 (ko) * 1999-12-31 2004-05-27 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
US5491109A (en) 1996-02-13
KR950011986B1 (ko) 1995-10-13
JPH07118477B2 (ja) 1995-12-18
JPH06216130A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
US7279419B2 (en) Formation of self-aligned contact plugs
US4713356A (en) Manufacturing MOS semiconductor device with planarized conductive layer
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR960032616A (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법
KR970003953A (ko) 고집적 dram 셀 및 그 제조방법
JPH0645329A (ja) 高集積半導体装置およびその製造方法
JP2000068481A (ja) Ｄｒａｍ装置の製造方法
KR0146861B1 (ko) 증가된 배선층에 의해 향상된 건폐율을 가지는 반도체 디바이스 및 그 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
JPH04342165A (ja) 半導体装置及びその製造方法
US5385858A (en) Method for fabricating semiconductor device having memory cell of stacked capacitor type
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR940001273A (ko) 반도체 접속장치 및 그 제조방법
KR940002940A (ko) 반도체 접속장치 형성방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR930022538A (ko) 반도체장치 및 그 제조방법
US5723374A (en) Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology
JPH0974134A (ja) 半導体素子の配線形成方法
KR940016877A (ko) 고집적 반도체 접속장치 제조방법
KR100285698B1 (ko) 반도체장치의제조방법
US6426263B1 (en) Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain
JPH04348070A (ja) 半導体装置及びその製造方法
JPH1197529A (ja) 半導体装置の製造方法
JPS63164359A (ja) 面積の減じられたバッティングコンタクト構造

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee