KR940002940A - 반도체 접속장치 형성방법 - Google Patents

반도체 접속장치 형성방법 Download PDF

Info

Publication number
KR940002940A
KR940002940A KR1019920011844A KR920011844A KR940002940A KR 940002940 A KR940002940 A KR 940002940A KR 1019920011844 A KR1019920011844 A KR 1019920011844A KR 920011844 A KR920011844 A KR 920011844A KR 940002940 A KR940002940 A KR 940002940A
Authority
KR
South Korea
Prior art keywords
insulating film
conductive line
forming
conductive
interlayer insulating
Prior art date
Application number
KR1019920011844A
Other languages
English (en)
Other versions
KR950011556B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920011844A priority Critical patent/KR950011556B1/ko
Priority to US08/086,721 priority patent/US5318925A/en
Priority to JP5165623A priority patent/JPH0697388A/ja
Publication of KR940002940A publication Critical patent/KR940002940A/ko
Application granted granted Critical
Publication of KR950011556B1 publication Critical patent/KR950011556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

고집적 반도체소자의 접속장치 형성방법에서, 반도체기관 상부에 제1층간절연막을 형성한후, 그 상부에 비트선을 형성하고, 그 상부에 제2차 층간 절연막과 전하보존전극 콘택마스크를 형성하며, 그후, 전하보존전극 콘택마스크에 의해 노출된 비트선 상부의 절연막은 완전히 식각하고, 다른 부분에서는 소오스 전극 상부에 일정두께 이상의 절연막이 남도록 하며, 소오스전극상에 전하보존전극 콘적을 형성하며, 전하보전전극 콘택의 측벽에 비트선의 측벽이 노출되게 하며, 최종적으로, 비트선 측벽에 스페이서용 절연막을 형성하고, 소오스 전극을 노출되게 하여, 전하보존전극을 헝성함으로써, 전도물질의 식각을 용이하게 하고, 접속장치의 면적을 리소로 되게 한다.

Description

반도체 접속장치 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 부터 제4D도 까지는 본 발명에 따라 접속장치를 형성하는 제조공정을 나타내는 반도체소자의 단면도.

Claims (6)

  1. 고집적 반도체 소자의 접속장치 형성방법에 있어서, 소오스 전극에 형성되는 전하보존전극 콘택과 비트선의 간격을 최소화하기 위해, 반도체 기판(1)소정부분에 소자분리 절연막(2)과, 드레인전극(3)을 형성한후, 그 상부에 제1차 층간절연막(4)을 형성한 다음 비트선(5')을 형성하고 그 상부에 제2차 층간절연막(16)을 형성한후 전하 보전전극 콘택 마스크(8)를 그 상부에 형성하는 단계와, 상기의 전하보존전극 콘택마스크(8)를 이용하여 1차적으로 상기 제2차 층간절연막 (16)을 일정두께 식각하되 상기 전하보존전극 콘택마스크(8)에 의해 노출된 비트선(5')상부의 절연막은 완전히 식각하여 다른 부분에서는 드레인전극(3)상부에 반드시 일정두께 이상의 절연막이 남도록 하는 단계와, 계속하여 노출된 비트선(5')을 식각하고 이어서 남아있는 절연막을 식각하여 소오스 전극상의 전하보존전극 콘택에서 콘택의 측벽에서만 비트선의 측벽이 노출되게 하는 단계와, 전체적으로 비트선(5')측벽에 절연목적의 스페이서용 절연막을 형성 한 후 상기 스페이서용 절연막을 에치백하여 상기 전하보조전극 콘택내에 노출된 비트선(5')측벽에 층간 절연목적의 절연막스페이서를 형성하되, 소오스 전극(3)이 노출되도록 한 후 전하보존전극(9')을 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체소자의 접속장치 형성방법.
  2. 고집적 반도체소자의 접속장치 형성방법에 있어서, 일련의 제1차 전도선(3), 제1차 층간 절연막(4), 일련의 제2차전도선(5'), 그리고 제2차 층간절 연 막(16) 이 순서대로 형성되고, 상기 제2차 층간 절연막(16)상부에 일련의 제3차 전도선(9')을 형성하면서 상기 제3차 전도선(9')이 상기 제2차 전도선(5')사이를 지나 제1차 전도선(3)과 연결하되, 상기 제2차 전도선(5')과는 절연시키면서 상기 제1차 전도선(3)에 제3차 전도선 콘택을 형성할때 상기의 제3차 전도선 콘택과 상기의 제2차 전도선(5')사이의 간격을 최소화하기 위해, 반도체기판(1)상부 일정부분에 제 1차 전도선 (3')을 형성하고, 제1차 층간절연막(4)을 형성한 다음 제2차 전도선(5')을 형성하고 제2차 층간 절연막(16)을 형성한후 제3차 전도선 콘택마스크를 형성하는 단계와, 상기의 제3차 전도선 콘택마스크를 이용하여 1차적으로 상기의 제2차 층간 절연막을 일정두께 식각하되 상기 제3차 전도선 콘택마스크에 의해 노출된 제2차 전도선 (5')상부의 절연막은 완전히 식각하고 다른 부분에서는 제1차 전도선 (3)상부에 반드시 일정두께 이상의 절연막이 남도록 하는 단계와, 계속하여 노출된 제2차 전도선(5')을 식각하고 이어서 남아있는 절연막을 식각하여 제1차 전도선(3)상에 제3차 전도선 콘택을 형성하되, 상기 제2차 전도선(5')은 제3차 전도선 콘택에서 콘택의 측벽에서만 상기 제2차 전도선의 측벽이 노출되게 하는 단계와, 전체적으로 상기 제2차 전도선측벽에 절연목적의 스페이서용 절연막을 형성한후 상기 스페이서용 절연막을 에치백하여 상기 제3차 전도선 콘택내에 노출된 상기의 제2차 전도선(5')측벽에 층간 절연목적의 절연막 스페이서를 형성하되, 상기의 제1차 전도선(3)이 노출되도록 한후 제3차 전도선(9')을 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체소자의 접속장치 형성 방법 .
  3. 제1항에 있어서, 상기의 제2차 층간 절연막(16)은 평탄화된 구조인 것을 특징으로 하는 고집적 반도체소자의 접속장치 형성방법.
  4. 제2 또는 제3항에 있어서, 상기 제2차 층간 절연막(16)은 BPSG(BORO-PHOSPHO-SILICATE GLASS)를 특징으로 하는 고집적 반도체소자의 접속장치 형성방법.
  5. 제2 또는 3항에 있어서, 상기 제2차 층간 절연 막(16)은 USG(UNDOPED-SILCACITE-GLASS)와 BPSG(BORO-PHOSPHO-SILICATE GLASS)이중구조인 것을 특징으로 하는 고집적 반도체소자의 접속장치 형성방법.
  6. 제2항에 있어서, 상기 제2차 층간 절연막(16)상부에 형성되는 제3차 전도선 콘택마스크는 제2차 전도선(5')상부에서 일정부분이 걸쳐있고, 다른 부분은 벗어나 있는 구조인 것을 특징으로 하는 고집적 반도체소자의 접속장치 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920011844A 1992-07-03 1992-07-03 반도체 접속장치 형성방법 KR950011556B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920011844A KR950011556B1 (ko) 1992-07-03 1992-07-03 반도체 접속장치 형성방법
US08/086,721 US5318925A (en) 1992-07-03 1993-07-02 Method of manufacturing a self-aligned interlayer contact in a semiconductor device
JP5165623A JPH0697388A (ja) 1992-07-03 1993-07-05 半導体接続装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920011844A KR950011556B1 (ko) 1992-07-03 1992-07-03 반도체 접속장치 형성방법

Publications (2)

Publication Number Publication Date
KR940002940A true KR940002940A (ko) 1994-02-19
KR950011556B1 KR950011556B1 (ko) 1995-10-06

Family

ID=19335828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011844A KR950011556B1 (ko) 1992-07-03 1992-07-03 반도체 접속장치 형성방법

Country Status (3)

Country Link
US (1) US5318925A (ko)
JP (1) JPH0697388A (ko)
KR (1) KR950011556B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136569B1 (ko) * 1992-10-24 1998-04-29 김주용 고집적 반도체 소자의 콘택홀 형성 방법
KR970009617B1 (en) * 1993-12-31 1997-06-14 Hyundai Electronics Ind Contact forming method of semiconductor device
KR0141950B1 (ko) * 1994-12-22 1998-06-01 문정환 반도체소자의 제조방법
KR0172255B1 (ko) * 1995-03-04 1999-03-30 김영환 반도체 소자의 금속 배선 형성방법
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact
JP2739855B2 (ja) 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
US5576242A (en) * 1995-12-15 1996-11-19 United Microelectronics Corp. Method of forming self-aligned buried contact
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
US5773341A (en) 1996-01-18 1998-06-30 Micron Technology, Inc. Method of making capacitor and conductive line constructions
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
US6180494B1 (en) * 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
US6511879B1 (en) * 2000-06-16 2003-01-28 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US6312985B1 (en) * 2000-10-10 2001-11-06 United Microelectronics Corp. Method of fabricating a bottom electrode
KR100388477B1 (ko) * 2000-12-11 2003-06-25 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
JPH01248536A (ja) * 1988-03-30 1989-10-04 Toshiba Corp 半導体装置の製造方法
KR920005453B1 (ko) * 1989-05-13 1992-07-04 현대전자산업 주식회사 반도체 접속장치 형성방법
KR910013463A (ko) * 1989-12-29 1991-08-08 김광호 반도체 소자의 개구형성방법
JPH0496271A (ja) * 1990-08-03 1992-03-27 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JP2712926B2 (ja) * 1991-09-13 1998-02-16 松下電器産業株式会社 半導体記憶装置の製造方法
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US5149665A (en) * 1991-07-10 1992-09-22 Micron Technology, Inc. Conductive source line for high density programmable read-only memory applications
JPH0653217A (ja) * 1992-07-29 1994-02-25 Sony Corp 電極構造形成方法、及び半導体装置の製造方法
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers

Also Published As

Publication number Publication date
JPH0697388A (ja) 1994-04-08
US5318925A (en) 1994-06-07
KR950011556B1 (ko) 1995-10-06

Similar Documents

Publication Publication Date Title
KR970007830B1 (ko) 반도체 장치 및 그 제조방법
KR950021471A (ko) 반도체 장치의 제조방법
KR940002940A (ko) 반도체 접속장치 형성방법
KR920022479A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조 방법
KR930022538A (ko) 반도체장치 및 그 제조방법
KR940001273A (ko) 반도체 접속장치 및 그 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR950034516A (ko) 반도체 소자 및 그 제조방법
KR940016770A (ko) 반도체 기억장치의 전하보존전극 제조방법
KR930005211A (ko) Dram셀 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR950011982B1 (ko) 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법
KR910008123B1 (ko) 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR910010748A (ko) 적층형 캐패시터 및 제조방법
KR940016877A (ko) 고집적 반도체 접속장치 제조방법
KR940016776A (ko) 열린 박스(box) 구조의 전하보존전극 제조 방법
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR960002842A (ko) 반도체소자의 전하보존전극 제조방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR970053983A (ko) Cob 구조를 구비한 dram 셀의 캐패시터 제조방법
KR940016775A (ko) 울타리 구조의 전하보존전극 제조 방법
KR950027952A (ko) 반도체소자의 접속장치 및 제조방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee