KR950015589A - 반도체 장치의 금속배선시 콘택홀 형성방법 - Google Patents

반도체 장치의 금속배선시 콘택홀 형성방법 Download PDF

Info

Publication number
KR950015589A
KR950015589A KR1019930024198A KR930024198A KR950015589A KR 950015589 A KR950015589 A KR 950015589A KR 1019930024198 A KR1019930024198 A KR 1019930024198A KR 930024198 A KR930024198 A KR 930024198A KR 950015589 A KR950015589 A KR 950015589A
Authority
KR
South Korea
Prior art keywords
contact hole
film
conductive film
forming
semiconductor device
Prior art date
Application number
KR1019930024198A
Other languages
English (en)
Other versions
KR970007820B1 (ko
Inventor
서동량
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930024198A priority Critical patent/KR970007820B1/ko
Publication of KR950015589A publication Critical patent/KR950015589A/ko
Application granted granted Critical
Publication of KR970007820B1 publication Critical patent/KR970007820B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 금속배선시 제조방법에 관한 것으로, 특히 금속막 배선시 콘택 부위의 단차 피복성(step coverage)개선을 위하여 도전체로 이루어진 측벽 스페이서를 콘택홀 상부에 형성하며, 콘택홀의 사진식각공정을 이용한 정의가 용이하고, 콘택 부위의 저항 문제를 개선시킬 수 있는 콘택홀의 식각 방법에 관한 것이다. 즉 (가) 반도체 기판 반도체 소자의 각 구성 요소를 형성한 후, 소정 두께의 제1절연막을 증착하는 단계와, 제1절연막 위에 제2절연막을 형성하는 단계와, 콘택부위 상의 제1절연막, 재2절연막의 소정 부피를 재거하여 일차 콘택홀을 형성하는 계제와, (나) 제2절연막 표면과 제1콘택홀 내부면에 제1도전막을 소정의 두께로 형성하는 단계와, (다) 제1콘택홀 측면과 제2절연막 측면에 제1측벽 스페이서를 형성하는 단계와, (라) 콘택 부위를 노출시켜 최종 콘택홀을 형싱하는 단계와, (마) 제2도전막을 상기 노출된 콘택 부위 포면에 헝성하는 단계와, (바) 노출된 웨이퍼 전면에 제3도전막을 증착하는 단계와, (사) 제4도전막을 제3도전막 위에 증착하는 단계와, 제4도전막 일부와 제2절연막을 제거하여 제3도전막의 잔류물로 각각 플러그, 재2측벽 스페이서를 형성하는 단계와, 제5도전막을 증착하여 플러그와 전기적을 연결되는 금속 배선을 형성하는 단계로 이루어진다.

Description

반도체 장치의 금속배선시 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 장치의 금속배선시 콘택홀 형성 공정도.

Claims (13)

  1. 반도체 장치의 금속막 배선 형성 방법에 있어서, (가) 반도체 기관에 반도체 소자의 각 구성 요소를 형성한 후. 소정 두계의 제1절연막을 증착하는 단계와, 제1절연막 위에 제2절연막을 형성하는 단계와, 콘택부위 상의 상기 제2절연막, 상기 제1절연막의 소정 부피를 제거하여 일차 콘택홀을 형성하는 단계와, (나) 제2절연막 표면과 제1콘택홀 내부면에 제1도전막을 소정의 두께로 형성하는 단계와, (다) 상기 제1콘택홀 측면과 상기 제2절연막 측면에 제1측벽 스페이서를 형성하는 단계와, (라) 상기 제2절연믹과 제1측벽 스페이서를 마스크로하여 제1절 연막을 비등방성 식각하여 콘택 부위를 노출시켜 최종 콘텍홀을 형성하는 단계와, (마) 웨이퍼 전면에 금속층을 형성 후 금속 배선을 패터닝하는 단계로 이루어진 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  2. 제1항에 있어서, (마) 단계는: (1) 제2도전막을 상기 노출된 콘택 부위 표면에 형성하는 단계와; (2) 노출된 웨이퍼 전면에 제3도전막을 증착하는 단계와; (3) 제4도전막을 상기 제3도전막 위에 증착하는 단계와; 상기제4도전막 일부와 상기 제2절연막을 제거하여 상기 제3도전막의 잔류물로 각각 플러그, 제2측벽 스페이서를 형성하는 단계와 , 그리고 제5도전막을 증착하여 상기 플러그와 전기적으로 연결되는 금속배선을 형성하는 단계를 추가로하여 이루어진 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  3. 제1항에 있어서 (가) 단계에 있어서, 평탄화가 필요한 경우 이러한 제1절연막 위에 다시 일정한 두께로 평탄화가 가능한 산화락(BFSG, PSG, BSG등)을 증착하여 평탄화하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  4. 제1항에 있어서, (가) 단계에 있어서, 제2절연막은 제1절연막과 식각 선택비가 다른 물질로 형성하는 것이 특징인 반도체 장치극 긍속막 배선시 콘택홀 형성 방법.
  5. 제4항에 있어서, 제2절연막은 질화막을 사용하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  6. 제1항에 있어서, 상기 일차 콘택홀은 최종 형성될 콘택흘의 구멍 크기보다 조금 크게 형성할 수 있는 마스크를 이용하여 사진시각공정으로 상기 콘택 부위와는 관통되지 않을 정도의 깊이로 식각하여 형 성하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  7. 제1항에 있어서, 제1도전막으로는 도핑된 폴리실리콘, 실시사이드, 티타늄 질화물(TiN), 텅스텐(W) 중 하나를 사용하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  8. 제7항 및 제6항에 있어서, 상기 제1도전막의 중착 두계는 상기 마스크의 크기 중가분으로 증착하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  9. 제2항에 있어서, (1) 단계에서, 상피 제2도전막은 배리어 금속으로 티타늄 질화물(TiN)- 티타늄 텅스텐(TiW) 중 하나를 사용하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  10. 제2항에 있어서. (2) 단계에서. 상기 제3도전막은 배리어 금속과 같은 물질을 사용하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  11. 제2항에 있어서, (3) 단계에서, 상기 제4도전막은 티타늄 질화물(TiN). 텅스텐 중 하나로 형성하는 것이 특징인 반도체 장치의 금속막 배선시 콘택홀 형성 방법.
  12. 반도체 장치의 콘택홀 구조에 있어서. 상기 콘택홀은 상단에서 제1콘택홀 하단에 제2콘택홀로 이루어지며 제1콘택홀의 구멍 크기는 제2콘택홀의 구멍 크기 보다 큰 구조로 이루어지며; 이러한 크기 차이 부위에 제1측벽 스페이서가 위치하며: 제2콘택홀 하부면에 제2도전막 상기 제2콘택홀 측면과 상기 제1측벽 스페이서 측면에 제3도전막으로 이루어진 제2측벽 스페이서; 상기 제3도전막 위와 상기 제2측벽 스패이서로 이루어진 공간을 채우고 있는 제4도전막으로 이루어진 반도체 장치의 금속막 배선 후 콘택홀 내부구조.
  13. 반도체 장치의 콘택홀 구조에 있어서, 상기 콘택홀은 상단에서 제1콘택홀. 하단에 제2콘택홀로 이루어지며 제1콘택홀의 구멍 크기는 제2콘택홀의 구멍 크기 보다 큰 구조로 이루어지며 ; 이러한 크기 차이 부위에 제1측벽 스페이서가 위치하며; 상기 제2콘택홀 측면과 상기 제1측벽 스페이서 측면에 제3도전막으로 이루어진 제2측벽 스페이서로 루어진 반도체 장치의 콘택홀 내부구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019930024198A 1993-11-15 1993-11-15 반도체 장치의 금속배선시 콘택홀 형성방법 KR970007820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024198A KR970007820B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 금속배선시 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024198A KR970007820B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 금속배선시 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR950015589A true KR950015589A (ko) 1995-06-17
KR970007820B1 KR970007820B1 (ko) 1997-05-17

Family

ID=19368045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024198A KR970007820B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 금속배선시 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR970007820B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456991B1 (ko) * 2000-07-24 2004-11-10 샤프 가부시키가이샤 반도체장치의 제조방법
KR100714313B1 (ko) * 2000-11-30 2007-05-02 주식회사 하이닉스반도체 메탈성 하부전극 패턴 형성 방법
KR100744070B1 (ko) * 2006-03-20 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450241B1 (ko) * 2002-04-09 2004-09-24 아남반도체 주식회사 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR102151177B1 (ko) * 2013-07-25 2020-09-02 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456991B1 (ko) * 2000-07-24 2004-11-10 샤프 가부시키가이샤 반도체장치의 제조방법
KR100714313B1 (ko) * 2000-11-30 2007-05-02 주식회사 하이닉스반도체 메탈성 하부전극 패턴 형성 방법
KR100744070B1 (ko) * 2006-03-20 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR970007820B1 (ko) 1997-05-17

Similar Documents

Publication Publication Date Title
US6218259B1 (en) Capacitor and method for forming the same
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR20030040435A (ko) 금속 컨테이너 구조의 평탄화 방법 및 구조
KR20010072659A (ko) 반도체 부품 제조 방법
KR930020669A (ko) 고집적 반도체장치 및 그 제조방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6395601B2 (en) Method for forming a lower electrode for use in a semiconductor device
US6090704A (en) Method for fabricating a high dielectric capacitor
KR950015589A (ko) 반도체 장치의 금속배선시 콘택홀 형성방법
KR970060384A (ko) 반도체 장치의 축전기 제조방법
US6451666B2 (en) Method for forming a lower electrode by using an electroplating method
US6159791A (en) Fabrication method of capacitor
KR970013369A (ko) 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR100370131B1 (ko) Ｍｉｍ 캐패시터 및 그의 제조방법
JPH0831935A (ja) 半導体装置の製造方法
KR100541700B1 (ko) 커패시터 형성방법
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
EP0929100A2 (en) Process for controlling the height of a stud intersecting an interconnect
JP3552526B2 (ja) 半導体装置の導電体の製造方法
KR100226487B1 (ko) 커패시터 및 그의 제조방법
JP2004047524A (ja) 半導体装置の製造方法
KR20050034316A (ko) 반도체 장치의 커패시터 제조방법
KR20020056360A (ko) 커패시터의 저장 전극 형성 방법
KR19980037660A (ko) 반도체 소자의 배선 및 그 제조방법
KR20000041363A (ko) 반도체 장치의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee