KR940001358A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR940001358A
KR940001358A KR1019930011550A KR930011550A KR940001358A KR 940001358 A KR940001358 A KR 940001358A KR 1019930011550 A KR1019930011550 A KR 1019930011550A KR 930011550 A KR930011550 A KR 930011550A KR 940001358 A KR940001358 A KR 940001358A
Authority
KR
South Korea
Prior art keywords
conductive layer
patterned
insulating layer
layer
semiconductor device
Prior art date
Application number
KR1019930011550A
Other languages
English (en)
Other versions
KR100311058B1 (ko
Inventor
팡 산칭
리프셔츠 나디아
Original Assignee
데이비드 아이. 캐플랜
아메리칸 텔리폰 앤드 텔리그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 아이. 캐플랜, 아메리칸 텔리폰 앤드 텔리그라프 캄파니 filed Critical 데이비드 아이. 캐플랜
Publication of KR940001358A publication Critical patent/KR940001358A/ko
Application granted granted Critical
Publication of KR100311058B1 publication Critical patent/KR100311058B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

상보적 관계의 비트 도선(complementary bit line) (B 및 B)과 같은 SRAM 셀 어레이용 병렬 금속도선은, 하부와 상부에 유전성 산화물층이 있는 균일한 두께의 알루미늄층을 형성하는 단계와, 통상 반응성 이온 에칭에 의하여 상기 산화물층과 알루미늄층을 패턴화하여 유전성 산화물층이 상부표면상에 있는 알루미늄 비트 도선(B)을 형성하는 단계와, 이렇게 형성한 구조물의 알루미늄 비트 도선(B)의 측벽을 포함한 전체 표면상에 제2유전성 산화물층을 침적하는 단계와, 상기 산화물층의 상부 표면을 반응성 이온 에칭하여 상기 알루미늄 비트 도선 (B)의 상부와 측벽 표면에만 산화물층을 남기고 다른 곳의 산화물층을 제거하는 단계를 거쳐서 형성한다.
이같이 형성된 구조물의 상부표면상에 또다른 균일한 두께의 알루미늄층을 계속적으로 형성하여 이 알루미늄층을 패턴화함으로써 상보적(complementary)알루미늄 비트 도선(B)을 형성한다.

Description

반도체장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 한 특정 실시예에 따른 반도체 집적회로 금속화 공정의 여러단계들을 도시한 측단면도.

Claims (10)

  1. 기판(10)상에 위치한 제1절연층(11)상에 제1전기적 도전층(12)을 형성하고, 상기 제1도전층상에 제2절연층(13)을 형성하는 반도체 장치 제조방법에 있어서, (a)상기 제2절연층의 선택된 제1부분과 이것의 하부에 있는 상기 제1도전층의 제1부분을 비등방적으로 에칭함으로써, 상기 제1절연층의 제1부분이 노출되게 하고, 상기 제1도전층의 제2부분이 패턴화된 제1도전층(22)을 형성하게 하고, 상기 제2절연층의 제2부분(23)이 상기 패턴화된 제1도전층의 상부 표면상에 그대로 남아 있게 하는 단계와, (b)최소한 상기 제2절연층의 제2부분과 상기 패턴화된 제1도전층의 측벽을 덮도록 제3절연층(24)을 형성하는 단계와, (c)상기 패턴화된 제1도전층의 측벽을 제외한 모든 지점의 상기 제3절연층이 제거되게 상기 제3절연층을 비등방적으로 에칭함으로써, 상기 제3절연층의 최소한 한부분(34)이 상기 패턴화된 제1도전층의 측벽상의 모든 지점에 그대로 남아 있게 하고, 상기 제2절연층의 최소한 한부분(33) 이 상기 패턴화된 제1도전층의 상부 표면상에 그대로 남아 있게 하는 단계와, (d)최소한 상기 제1절연층의 노출된 제1부분상에 하나의 패턴화된 제2전기적 도전층(45)을 형성하는 단계를 포함하는 것을 특징으로하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 단계(d)는. 상기 제1절연층의 노출된 제1부분과 상기 제2절연층의 최소한 한부분(33)상에 제2도전층을 침적한 다음, 상기 제2도전층을 패턴화함으로써, 상기 패턴화된 제2도전층을 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  3. 제2항에 있어서, 상기 제1전기적 도전층을 형성하기 이전에, 상기 제2절연층 내에 제1및 제2개구를 형성하여 이들 각 개구내에 제1및 제2전기적 도전성 플러그(Plug)를 각각 침적하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  4. 제3항에 있어서, 상기 패턴화된 제1도전층은 상기 제1플러그의 상부와 접촉 하고, 상기 패턴화된 제2도전층은 상기 제2플러그의 상부와 접촉하는 것을 특징으로 하는 반도체장치 제조방법.
  5. 제3항에 있어서, 상기 제1및 제2개구는 상기 제1절연층을 관통하여 상기 기판까지 연장함으로써, 상기 제1및 제2플러그 모두가 상기 기판과 접촉하게 되는 것을 특징으로 하는 반도체장치 제조방법.
  6. 제5항에 있어서, 상기 패턴화된 제1도전층은 상기 제1플러그와 접촉 하고, 상기 팬턴화된 제2도전층은 상기 제2플러그와 접촉하는 것을 특징으로 하는 반도체장치 제조방법.
  7. 제5항에 있어서, 상기 제1 및 제2개구는 상기 제1절연층을 관통하여 기판까지 연장함으로써, 상기 제1 및 제2플러그 모두가 상기 기판과 접촉하게 되는 것을 특징으로 하는 반도체장치 제조방법.
  8. 제1항 내지 제6항중 어느 한 항에 있어서, 상기 패턴화된 제2도전층은 상기 패턴화된 제1도전층의 측벽상에 그대로 남아있는 상기 제3절연층의 상부 표면의 최소한 한 부분을 덮는 것을 특징으로 하는 반도체장치 제조방법.
  9. 제8항에 있어서, 상기 패턴화된 제2도전층은 상기 제1도전층의 상부 표면상에 그대로 남아있는 상기 제2절연층 부분을 덮는 것을 특징으로 하는 반도체장치 제조방법.
  10. 제1항 내지 재9항중의 어느 한 항에 있어서, 상기 패턴화된 제1 및 제2전기적 도전층은 알루미늄을 포함하는 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011550A 1992-06-24 1993-06-23 반도체디바이스형성방법 KR100311058B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90368492A 1992-06-24 1992-06-24
US903,684 1992-06-24

Publications (2)

Publication Number Publication Date
KR940001358A true KR940001358A (ko) 1994-01-11
KR100311058B1 KR100311058B1 (ko) 2003-05-09

Family

ID=25417919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011550A KR100311058B1 (ko) 1992-06-24 1993-06-23 반도체디바이스형성방법

Country Status (5)

Country Link
US (1) US5407532A (ko)
EP (1) EP0580290A1 (ko)
JP (1) JPH0684898A (ko)
KR (1) KR100311058B1 (ko)
TW (1) TW219407B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5998256A (en) * 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US6037253A (en) * 1997-01-27 2000-03-14 Chartered Semiconductor Manufacturing Company, Ltd. Method for increasing interconnect packing density in integrated circuits
US6590250B2 (en) 1997-11-25 2003-07-08 Micron Technology, Inc. DRAM capacitor array and integrated device array of substantially identically shaped devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
NL7907434A (nl) * 1979-10-08 1981-04-10 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4826781A (en) * 1986-03-04 1989-05-02 Seiko Epson Corporation Semiconductor device and method of preparation
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
JPH03120838A (ja) * 1989-10-04 1991-05-23 Sony Corp 半導体装置の製造方法
US5030587A (en) * 1990-06-05 1991-07-09 Micron Technology, Inc. Method of forming substantially planar digit lines
KR920003461A (ko) * 1990-07-30 1992-02-29 김광호 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
EP0469217B1 (en) * 1990-07-31 1996-04-10 International Business Machines Corporation Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom
US5100838A (en) * 1990-10-04 1992-03-31 Micron Technology, Inc. Method for forming self-aligned conducting pillars in an (IC) fabrication process
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법
US5084406A (en) * 1991-07-01 1992-01-28 Micron Technology, Inc. Method for forming low resistance DRAM digit-line
US5270240A (en) * 1991-07-10 1993-12-14 Micron Semiconductor, Inc. Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines
US5170243A (en) * 1991-11-04 1992-12-08 International Business Machines Corporation Bit line configuration for semiconductor memory
US5158898A (en) * 1991-11-19 1992-10-27 Motorola, Inc. Self-aligned under-gated thin film transistor and method of formation

Also Published As

Publication number Publication date
TW219407B (ko) 1994-01-21
KR100311058B1 (ko) 2003-05-09
JPH0684898A (ja) 1994-03-25
US5407532A (en) 1995-04-18
EP0580290A1 (en) 1994-01-26

Similar Documents

Publication Publication Date Title
KR100207302B1 (ko) 반도체 장치의 제조 방법
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR920018921A (ko) 접점 포위부 폭이 0인 집적회로 금속피복과 그 제조방법
KR960039389A (ko) 캐패시터 및 반도체 메모리 장치의 제작 방법
KR920018843A (ko) 자기-정합 접점 형성 방법 및 구조
KR970030837A (ko) 반도체 장치의 제조 방법
KR950021710A (ko) 반도체 장치의 캐패시터 제조방법
KR940001358A (ko) 반도체장치 제조방법
KR910013505A (ko) 반도체 메모리의 제조방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR970013369A (ko) 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970059050A (ko) 반도체 장치의 축전기 제조방법
KR100414730B1 (ko) 반도체소자의 캐패시터 형성방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
KR100198635B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR870001655A (ko) 반도체장치의 제조방법
KR100274337B1 (ko) 반도체소자의제조방법
KR980011860A (ko) 금속 배선 형성방법
KR0157975B1 (ko) 집적회로의 스택트 캐패시터 제조방법
KR100204910B1 (ko) 반도체장치의 배선들의 접촉 방법
KR19980026866A (ko) 반도체 소자의 안티-퓨즈(Anti-Fuse) 형성 방법
KR20000021156A (ko) 반도체 장치의 금속 콘택 형성 방법
KR980006255A (ko) 반도체 메모리 장치의 전하저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 12

EXPY Expiration of term