KR920018843A - 자기-정합 접점 형성 방법 및 구조 - Google Patents
자기-정합 접점 형성 방법 및 구조 Download PDFInfo
- Publication number
- KR920018843A KR920018843A KR1019920001853A KR920001853A KR920018843A KR 920018843 A KR920018843 A KR 920018843A KR 1019920001853 A KR1019920001853 A KR 1019920001853A KR 920001853 A KR920001853 A KR 920001853A KR 920018843 A KR920018843 A KR 920018843A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polycrystalline silicon
- insulating layer
- forming
- interconnect
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 32
- 239000002184 metal Substances 0.000 claims 16
- 239000004065 semiconductor Substances 0.000 claims 15
- 238000000151 deposition Methods 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 4
- 230000008018 melting Effects 0.000 claims 4
- 238000002844 melting Methods 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1∼3도는 본 발명에 따른 상호접속부와 접점들을 제조하는 공정도.
Claims (23)
- 반도체 소자위에 절연층을 형성하는 단계; 상기 절연층위에 다결정 실리콘층을 형성하는 단계; 상호접속 층을 형성하도록 상기 다결정 실리콘 층을 패턴화하는 단계; 상기 상호접속 층의 일부분에 인접한 상기 절연층을 관통하는 접점 구멍을 형성하여 상기 반도체 소자내의 도전 영역들을 노출시키는 단계 및 상기 반도체 소자위에 금속 도전층을 선택적으로 증착하여 상기 다결정 실리콘 상호접속부의 윗면과 양측면상에 및 상기 노출된 도전 영역들상에 금속 도체를 형성하는 단계;로 구성됨을 특징으로 하는, 집적회로상에 상호접속부를 형성하는 방법.
- 제1항에 있어서, 상기 노출된 도전 영역들이 반도체 기판내의 형성됨을 특징으로 하는, 반도체 회로상에 상호 접속부를 형성하는 방법.
- 제1항에 있어서, 상기 패턴화 단계에 앞서, 상기 다결정 실리콘층의 도전율을 향상시키기 위해 그 실리콘 층에 분순물을 주입하는 단계를 더 포함함을 특징으로 하는, 반도체 회로상에 상호 접속부를 형성하는 방법.
- 제1항에 있어서, 상기 절연층 형성 단계에 앞서, 상기 반도체 소자위에 하부 절연층을 형성하는 단계; 및 상기 절연층 형성 단계에 앞서, 패턴화된 하부 다결정 실리콘 상호접속층을 상기 하부 절연층위에 형성하는 단계;를 더 포함하고, 상기 접점 구멍 노출단계에서는 도전 영역들을 노출시키는 외에 상기 하부 상호 접속층의 일부부을 노출시키고, 상기 선택적 증착단계에서는 상기 도전 영역들과상기 하부 다결정 실리콘 상호 접속부를 형성하는 방법.
- 제4항에 있어서, 상기 하부 다결정 실리콘 상호접속 층이 다결정 실리콘과 고융점 금속 규화물로 형성됨을 특징으로 하는, 반도체 회로상에 상호접속부를 형성하는 방법.
- 제5항에 있어서, 상기 하부 다결정 실리콘 상호접속 층 형성단계가, 상기 하부 절연층위에 다결정 실리콘으로 된 하부층을 형성하는 단계; 상호접속층을 형성하도록 상기 다결정 실리콘으로 된 하부 층을 패턴화하는 단계; 및 반도체 소자위에 금속 도전층을 선택적으로 증착하여 상기 하부 다결정 실리콘 상호접속층의 윗면과 양측면상에 금속 도체를 형성하는 단계;를 포함함을 특징으로 하는, 반도체 회로상에 상호접속부를 형성하는 방법.
- 반도체 집적회로 소자위에 제1절연층을 형성하는 단계; 상기 제1절연층위에 다결정 실리콘 층을 형성하는 단계; 상호 접속층을 형성하도록 상기 다결정 실리콘 층을 패턴화하는 단계; 상호 접속층과 제1절연층위에 제2절연층을 형성하는 단계; 상기 상호접속층이 일부분에 인접한 상기 제1 및 제2절연층들을 관통하는 접점 구멍들을 형성하여 상기 제1절연층과 상기 상호접속 층의 일부분 밑의 도전 영역들을 노출시키는 단계; 및 상기 노출된 도전 영역들과 상호접속 층의 노출 부분들위에 금속 도체를 선택적으로 증착하는 단계;를 포함함을 특징으로 하는, 반도체 집적회로 소자용 접점을 형성하는 방법.
- 제7항에 있어서, 상기 노출된 도전 영역들이 반도체 기판내에 형성됨을 특징으로 하는, 반도체 집적회로 소자용 접점을 형성하는 방법.
- 제7항에 있어서, 상기 패턴화 단계에 앞서, 상기 다결정 실리콘 층의 도전율을 향상시키기 위해 그 실리콘 층에 분순물을 주입하는 단계를 더 포함함을 특징으로 하는, 반도체 집적회로 소자용 접점을 형성하는 방법.
- 제7항에 있어서, 제1절연층 형성에 앞서, 반도체 소자위에 하부 절연층을 형성하는 단계; 및 제1절연층 형성에 앞서, 패턴화된 하부 다결정 실리콘 상호접속층을 상기 하부 절연층위에 형성하는 단계;를 더 포함하고, 상기 접점 구멍 노출 단계에서는 상기 도전 영역들을 노출시키는 외에도 상기 하부접속층의 일부분을 노출시키고, 상기 선택적 증착 단계에서는 상기 도전 영역들과 상기 하부 다결정 실리콘 상호접속 층과 상기 다결정 실리콘 상호접속 층 사이에 공통 도전 접점을 형성함을 특징으로 하는, 반도체 집적회로 소자용 점점을 형성하는 방법.
- 제10항에 있어서, 상기 하부 다결정 실리콘 상호접속 층이 다결정 실리콘과 고융점 금속 규화물로 구성됨을 특징으로 하는, 반도체 집적회로 소자용 접점을 형성하는 방법.
- 제11항에 있어서, 상기 하부 다결정 실리콘 상호접속층 형성단계가, 상기 하부 절연층위에 다결정 실리콘으로 된 하부층을 형성하는 단계; 상호접속 층을 형성하도록 상기 다결정 실리콘으로 된 하부층을 패턴화하는 단계; 및 반도체 소자위에 금속 도전층을 선택적으로 증착하여 상기 하부 다결정 실리콘 상호접속 층의 윗면과 양측면에 금속 도체를 형성하는 단계;를 더 포함함을 특징으로 하는, 반도체 집적회로 소자용 접점을 형성하는 방법.
- 도전 영역들을 내장하고 있는 소자 층; 선택된 도전 영역들을 노출시키는 구멍들이 관통되어 있고, 상기 소자 층위에 있는 절연층; 상기 절연층위에 있고 상기 절연층의 구멍들에 인접한 부분들을 갖는 패턴화된 다결정 실리콘 상호접속 층; 및 상기 상호접속층의 윗면과 양측면을 덮고, 상기 상호접속 층과 함께 도전 신호라인들을 형성하는 금속 도전 영역들;로 구성됨을 특징으로 하는 집적회로 구조.
- 제13항에 있어서, 절연층의 구멍들에 인접한 상기 금속 도전 영역들이 그 구멍들 안으로 돌출하여 그 구멍들을 덮음을 특징으로 하는 집적회로 구조.
- 제13항에 있어서, 상기 다결정 실리콘 상호접속 층이 그 도전율을 향상키기는 분순물을 내포함을 특징으로 하는 집적회로 구조.
- 제13항에 있어서, 상기 소자층과 상기 절연층 사이의 하부 절연층; 및 상기 하부 절연층과 상기 절연층 사이의 패턴화된 하부 다결정 실리콘 상호 접속층;을 더 포함하고, 상기 하부접속 층의 일부분은 또한 상기 절연층의 구멍들을 통해 노출되고, 그 구멍들 안으로 돌출하는 상기 금속 도전 영역들은 또한 상기 하부 상호접속 층의 노출부분과 전기적으로 접속됨을 특징으로 하는 집적회로 구조.
- 제16항에 있어서, 상기 하부의 패턴화된 다결정 실리콘 상호접속 층이 고융점 금속 규화물을 내포함을 특징으로 하는 집적회로 구조.
- 제13항에 있어서, 상기 소자층이 반도체 기판을 포함함을 특징으로 하는 집적회로 구조.
- 도전영역들을 내장하고 있는 소자층; 상기 소자층위에 놓이는 제1절연층; 상기 소자층위에 놓이는 제1절연층; 상기 제1절연층위에 놓이고 상기 절연층의 구멍에 인접한 부분을 갖는 패턴화된 다결정 실리콘 상호 접속층; 상기 상호접속 층과 상기 제1절연층위에 놓이는 제2절연층; 상기 제1 및 제2절연층들을 관통하는 다수의 구멍들; 및 상기 상호접속층과 상기 소자층의 도전 영역들 사이에서 도전 영역을 형성하고 상기 구멍들내에 있는 금속 도전 영역;으로 구성됨을 특징으로 하는 집적회로 구조.
- 제19항에 있어서, 상기 다결정 실리콘 상호접속 층이 도전율을 향상시키는 분순물을 내포함을 특징으로 하는 집적회로 구조.
- 제19항에 있어서, 상기 소자층과 상기 제1절연층 사이의 하부 절연층; 및 상기 하부 절연층과 상기 제1절연층 사이의 패턴화된 하부 다결정 실리콘 상호 접속층;을 더 포함하고, 상기 하부 상호접속층의 일부분은 또한 상기 구멍들을 통해 노출되고, 상기 금속 도전 영역들 상기 하부 상호접속 층의 노출 부분과 전기적으로 접속됨을 특징으로 하는 집적회로 구조.
- 제21항에 있어서, 상기 하부의 패턴화된 다결정 실리콘 상호접속 층이 고융점 금속규화물을 내포함을 특징으로 하는 집적회로 구조.
- 제19항에 있어서, 상기 소자층이 반도체 기판을 포함함을 특징으로 하는 집적회로 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66525391A | 1991-03-05 | 1991-03-05 | |
US7/665,253 | 1991-03-05 | ||
US07/665,253 | 1991-03-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018843A true KR920018843A (ko) | 1992-10-22 |
KR100228619B1 KR100228619B1 (ko) | 1999-11-01 |
Family
ID=24669350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920001853A KR100228619B1 (ko) | 1991-03-05 | 1992-02-07 | 자기-정합 접점 형성 방법 및 구조 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5278098A (ko) |
EP (1) | EP0507446B1 (ko) |
JP (1) | JPH0582661A (ko) |
KR (1) | KR100228619B1 (ko) |
DE (1) | DE69214339T2 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03141645A (ja) * | 1989-07-10 | 1991-06-17 | Texas Instr Inc <Ti> | ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子 |
US5536683A (en) * | 1995-06-15 | 1996-07-16 | United Microelectronics Corporation | Method for interconnecting semiconductor devices |
US5554549A (en) * | 1995-07-03 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Salicide process for FETs |
US5834811A (en) * | 1996-06-17 | 1998-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Salicide process for FETs |
GB2320134A (en) * | 1996-12-04 | 1998-06-10 | United Microelectronics Corp | Salicide electrodes for semiconductor devices |
US6010935A (en) * | 1997-08-21 | 2000-01-04 | Micron Technology, Inc. | Self aligned contacts |
US6048763A (en) | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
US6147405A (en) * | 1998-02-19 | 2000-11-14 | Micron Technology, Inc. | Asymmetric, double-sided self-aligned silicide and method of forming the same |
US6100185A (en) * | 1998-08-14 | 2000-08-08 | Micron Technology, Inc. | Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line |
US6365507B1 (en) | 1999-03-01 | 2002-04-02 | Micron Technology, Inc. | Method of forming integrated circuitry |
US6524951B2 (en) | 1999-03-01 | 2003-02-25 | Micron Technology, Inc. | Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon |
US7153772B2 (en) * | 2003-06-12 | 2006-12-26 | Asm International N.V. | Methods of forming silicide films in semiconductor devices |
US8278176B2 (en) * | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
US8367548B2 (en) | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
US7927942B2 (en) | 2008-12-19 | 2011-04-19 | Asm International N.V. | Selective silicide process |
US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE216577C (ko) * | ||||
US4102733A (en) * | 1977-04-29 | 1978-07-25 | International Business Machines Corporation | Two and three mask process for IGFET fabrication |
JPS551157A (en) * | 1978-09-11 | 1980-01-07 | Hitachi Ltd | Method of fabricating semiconductor device |
JPS57112027A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0666427B2 (ja) * | 1983-09-16 | 1994-08-24 | セイコーエプソン株式会社 | Mos型半導体集積回路装置の製造方法 |
JPS59130442A (ja) * | 1983-11-28 | 1984-07-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
JPS6316672A (ja) * | 1986-07-09 | 1988-01-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPS63211742A (ja) * | 1987-02-27 | 1988-09-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS6465873A (en) * | 1987-09-07 | 1989-03-13 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
JPH01302748A (ja) * | 1988-05-30 | 1989-12-06 | Sharp Corp | 半導体装置の製造方法 |
JPH0290611A (ja) * | 1988-09-28 | 1990-03-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH02110933A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electron Corp | 配線構造とその形成方法 |
KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
US4966864A (en) * | 1989-03-27 | 1990-10-30 | Motorola, Inc. | Contact structure and method |
-
1992
- 1992-02-07 KR KR1019920001853A patent/KR100228619B1/ko not_active IP Right Cessation
- 1992-02-28 DE DE69214339T patent/DE69214339T2/de not_active Expired - Fee Related
- 1992-02-28 EP EP92301739A patent/EP0507446B1/en not_active Expired - Lifetime
- 1992-03-04 JP JP4046569A patent/JPH0582661A/ja active Pending
- 1992-09-03 US US07/939,951 patent/US5278098A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69214339D1 (de) | 1996-11-14 |
EP0507446A3 (en) | 1993-02-24 |
EP0507446B1 (en) | 1996-10-09 |
DE69214339T2 (de) | 1997-02-27 |
KR100228619B1 (ko) | 1999-11-01 |
JPH0582661A (ja) | 1993-04-02 |
EP0507446A2 (en) | 1992-10-07 |
US5278098A (en) | 1994-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018843A (ko) | 자기-정합 접점 형성 방법 및 구조 | |
KR920015465A (ko) | 집적 회로용 국부 상호접속부 | |
WO2002078082A3 (en) | Electronic structure | |
KR860001473A (ko) | 멀티레벨 실리콘 회로판 | |
KR880014657A (ko) | 반도체장치의 제조방법 | |
KR970067775A (ko) | 반도체 장치 | |
KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
JPS6450443A (en) | Semiconductor device | |
KR930009052A (ko) | 안티휴즈를 갖춘 반도체장치 | |
KR950012691A (ko) | 증가된 배선층에 의해 향상된 건폐율을 가지는 반도체 디바이스 및 그 제조 방법 | |
KR920020618A (ko) | 반도체 장치의 배선 접속 구조 및 그 제조방법 | |
KR940001273A (ko) | 반도체 접속장치 및 그 제조방법 | |
KR900005602A (ko) | 반도체장치 및 그 제조방법 | |
KR910019178A (ko) | 반도체 접촉 구조 및 그 접촉 방법 | |
KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
KR920018849A (ko) | 반도체장치 및 그의 제조방법 | |
KR940001358A (ko) | 반도체장치 제조방법 | |
KR870004519A (ko) | 집적 반도체 회로 | |
KR970013369A (ko) | 반도체집적회로장치의 제조방법 및 반도체집적회로장치 | |
KR950025908A (ko) | 반도체소자 제조방법 | |
KR920015622A (ko) | 집적 회로의 제조방법 | |
KR19990060919A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR890013738A (ko) | 집적회로 기판상의 소자들을 금속화층에 접속하는 방법 | |
KR880002250A (ko) | 시드-성장 도체를 사용하여 집적회로 칩상에 상호 접속층을 제조하는 방법 | |
KR910017654A (ko) | Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |