JPH02110933A - 配線構造とその形成方法 - Google Patents

配線構造とその形成方法

Info

Publication number
JPH02110933A
JPH02110933A JP26164888A JP26164888A JPH02110933A JP H02110933 A JPH02110933 A JP H02110933A JP 26164888 A JP26164888 A JP 26164888A JP 26164888 A JP26164888 A JP 26164888A JP H02110933 A JPH02110933 A JP H02110933A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
wiring
silicon film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26164888A
Other languages
English (en)
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP26164888A priority Critical patent/JPH02110933A/ja
Publication of JPH02110933A publication Critical patent/JPH02110933A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体集積回路装置の多層配線構造およびそ
の製造方法に関するものである。
(従来の技術) 従来、半導体集積回路装置の配線として、アルミニウム
合金が主として用いられているが、微細化と多層化の必
要性に伴い、アルミニウムに代わる高温に耐える配線材
料が必要となってきた。多層配線の上層には従来からの
アルミニウム合金を利用し、下層配線には耐熱性の配線
材料を使う必要が生じてきた。従来からこのような考え
に基づき、下層配線に多結晶シリコン膜または多結晶シ
リコン膜と金属珪化物(例えば、タングステンシリサイ
ド、モリブデンシリサイド)を二重に重ね合わせた配線
構造(以降、ポリサイドと記す)が用いられてきた。こ
れらの配線材料は、配線抵抗がアルミニウムに比しかな
り大きくなるが、耐熱性を有し、かつ微細化が容易であ
るなど大きな利点がある。
配線に関する従来の半導体集積回路装置を、タングステ
ンポリサイドを配線に用いる場合を例として、第4図に
より説明する。第4図(a)〜(d)は配線に関する従
来の製造工程を示す断面図で、第4図(a)〜(c)は
その工程順を示し、第4図(d)は第4図(b)のAの
部分を拡大して示した図である。第4図において、1は
P型シリコン基板、2はN+拡散層、3は二酸化珪素膜
からなる絶縁膜、Aは開孔部、4は多結晶シリコン膜、
5はタングステンシリサイド膜、3aは自然酸化膜であ
る。
従来の製造方法を簡単に示すと、第4図(a)に示すよ
うに、まず、P型シリコン基板1にイオン注入法により
砒素イオンを注入し、N+拡散層2を形成し、この上に
二酸化珪素膜からなる絶縁膜3を堆積し、写真食刻法に
より絶縁11侍3を開孔する。次に、第4図(b)に示
すように、絶縁膜3上に開花部Aの部分をも覆って多結
晶シリコンj漠4を堆積する。多結晶シリコン膜4に燐
を熱拡散法により拡散した後、第4図(c)に示すよう
に、タングステンシリサイド膜5を堆積し、ポリサイド
膜の配線パターンを形成する。N3拡散層2は開孔部A
を通じて、ポリサイド配線により電極を取り出される。
上記従来の方法では、Aの拡大図第4図(d)に示すよ
うに、N″″拡散層2と多結晶シリコン膜4との接続に
おいては、N″″拡散層2上に自然酸化膜3aが成長し
、N0拡散層2と多結晶シリコン膜4の接触抵抗の変動
が大きくなり、安定した接触抵抗が得られず、開孔部(
コンタクトホール)Aが微細な場合には特に困難であっ
た。
第コ32回応用物理学関係連合講演会予稿集、P、50
2.講演番号29 P −D −7(1985)では、
次のような方法により改善を図っている。第4図(b)
に示すN゛拡散層2と、多結晶シリコン膜4との接続の
段階において、多結晶シリコン膜4」−から燐をイオン
注入し、燐イオンの飛程距m (Rr )が境界面に達
するようにして自然酸化膜3aを破壊し、接続不良の問
題を解決しようとしている。
(発明が解決しようとする課題) しかし、多結晶シリコン膜と拡散層との境界面に生じた
自然酸化膜による接続不良の問題を解消するために、燐
イオン注入により自然酸化膜を破壊しようとする従来の
方法には、燐イオンのR2を多結晶シリコン膜と拡散層
の境界面に届かせる点で、イオン注入などに多くの制約
が加わる。例えば、多結晶シリコン膜厚が2000人で
は、加速エネルギ−160KeV以上、注入量10”/
cJ程度必要であり、実用が困難である。さらに、開孔
部(コンタクトホール)Aの大きさが2μmφ以下では
、接触抵抗のバラツキが生じやすく、安定性に欠ける。
また、従来方法では、多結晶シリコン膜の堆積後、多結
晶シリコン膜に燐蒸着を・するため、拡散層はN“拡散
領域にしかオーミックコンタクトを形成することは不可
能である。P9拡散領域で電極を取り出すために、多結
晶シリコン膜にボロン拡散することは、工程上かなり複
雑であり、実用は困難である。以上のように、多結晶シ
リコン膵やポリサイドを配線層として用いるには、多く
の制約が生じていた。
本発明の目的は、従来の欠点を解消し、多結晶シリコン
膜と拡散層との境界面に生じる自然酸化膜を無視できる
程度に少なくし、ポリサイド配線と拡散層および多結晶
シリコン層と安定して接続する配線構造およびその製造
方法を提供することである。
さらに、P0拡散領域からの電極取り出しをも可能とす
るものである。
(課題を解決するための手段) 本発明の配線構造とその製造方法は、不純物拡散層また
は第1の多結晶シリコン膜または第1の多結晶シリコン
膜と金属珪化物を重畳した配線層を有する半導体基板の
主面で、絶縁膜を介して第2の導電性を有する多結晶シ
リコン膜と第3の導電性被膜の重畳した配線層が積層さ
れ、不純物拡散層等が絶縁膜の開孔部で第3の導電性被
膜で接続され、電極を取り出す配線構造を有するもので
あり、前記第3の導電性被膜が金属珪化物であるもので
ある。
不純物拡散層または第1の多結晶シリコン膜または第1
の多結晶シリコン膜と金属珪化物を重畳した配線層を有
する半導体基板の主面に、絶縁膜および導電性を有する
第2の多結晶シリコン膜を順次形成する工程と、第2の
多結晶シリコン膜および絶縁膜を写真食刻法により開孔
し、不純物拡散層または第1の多結晶シリコン膜または
第1の多結晶シリコン膜と金属珪化物を重畳した配線層
の接続部を露出する工程と、第3の導電性被膜を堆積し
、第2の多結晶シリコン膜および露出した接続孔を覆う
工程と、第3の導電性被膜および第2の多結晶シリコン
膜が重畳した被膜を写真食刻法によりパターン形成し、
配線を形成する工程からなるものであり、第2の導電性
被膜が金属珪化物であるものである。
(作 用) 本発明は、上記構造により、コンタクトホール内で導電
性被膜と不純物拡散層などとの境界面での自然酸化膜の
成長を防止することが可能となり、両者間の接触抵抗の
増大を防止し、安定化することができる。さらに、Po
およびN″″不純物拡散層両者と直接接続することが可
能であり、CMO3集積回路装置の多層配線に使用する
ことが可能となる6 (実施例) 本発明の半導体集積回路装置の配線構造の一実施例を、
第1図により説明する。第1図(a)は不純物拡散層と
ポリサイドの接続例、第1図(b)は第1の多結晶シリ
コン膜とポリサイドの接続例を示す一部構造断面図であ
る。同図において、JはP型シリコン基板、2はN4拡
散層、3は二酸化珪素膜からなる絶縁膜、4は第2の多
結晶シリコン膜、5はタングステンシリサイド膜であり
、6は二酸化珪素膜からなる素子分離領域である。第1
図(a)の一部製造工程順断面図を第2図(a)〜(d
)に示す。P型シリコン基板1に素子分離領域6、N9
拡散層2.二酸化珪素膜3.多結晶シリコン膜4を20
00人堆積し、熱拡散法により燐を多結晶シリコン膜4
に拡散する〔第2図(a)〕。次に、フォトレジスト2
1を形成し、これをマスクとして開孔部22を設ける〔
第2図(b)〕。フォトレジスト21をマスクとして多
結晶シリコン膜4.二酸化珪素膜3を順次異方性エツチ
ングにより開孔し、フォトレジスト21を除去する〔第
2図(C)〕。次に、タングステンシリサイド膜5を減
圧気相成長法により堆積する。タングステンシリサイド
膜5と多結晶シリコン膜4の二重膜の電極配線パターン
を形成し、N0拡散層2からの電極を取り出す〔第2図
(d)〕。
本図では、N+拡散層2からの電極接続について記した
が、第1図(b)に示した第1の多結晶シリコン膜7か
らの電極接続についても同様である。
従来の方法では、第4図(d)のように、多結晶シリコ
ン層とN″″拡散層の境界面に自然酸化膜3aが10〜
20人生じたが、本例では、10Å以下であり、コンタ
クト抵抗は安定し、信頼性が改善される。
これは、従来の方法では多結晶シリコン膜の成長が62
0℃程度の高温であり、減圧気相成長炉へ基板が投入さ
れるとき、雰囲気中に含まれる空気により露出した開孔
部の基板または多結晶シリコン膜が酸化されるためであ
る。一方、タングステンシリサイド膜はWF6.5il
14混合ガスにより、減圧気相成長法により370℃で
成長可能であり、成長時の自然酸化膜は容易に制御でき
る。
さらに、従来の方法では、第2の多結晶シリコン膜と基
板に形成された不純物拡散層または第1の多結晶シリコ
ン膜が同一の導電型を有する場合しかオーミックコンタ
クトをとることが不可能であったが、本実施例による方
法では、逆導電型であっても問題はない。
また、本実施例では、第2図(b)に示したように、フ
ォトレジスト21をマスクとして、連続して多結晶シリ
コン膜4.二酸化珪素膜;3を食刻したが、第:3図に
示す方法でも可能である。
第:3図(a)は第2図(a)と同一であり、多結晶シ
リコン膜4が形成され、第1の開孔用マスクで多結晶シ
リコン膜4だけ選択的にエツチングされて開孔部23が
形成される〔第3図(b)〕。開孔部23より小さく、
第2の開孔部マスクで二酸化珪素膜3が開孔され、第2
の開孔部24が形成される〔第2図(C)〕。二酸化珪
素膜:3の開孔後、第2図(d)と同様、タングステン
シリサイド膜5を堆積し、電極パターンを形成する〔第
3図(d)〕。1回の写真食刻工程が増加するが、製造
可能である。
本実施例では、タングステンシリサイド膜を示したが、
モリブデンシリサイドなど他の金属珪化物でも同様な構
造は可能である。また、多結晶シリコン膜および金属珪
化物が重畳した配線からの電極取り出しについても同様
である。
(発明の効果) 本発明の配線構造およびその形成方法によれば、金属珪
化物と不純物拡散層や多結晶シリコン膜等との境界面に
おける自然酸化膜の成長を抑制することは極めて容易で
あり、接触抵抗のバラツキを減少し、安定化することが
できる。従来方法で述べたように、高加速、大注入量の
イオン注入も不要であり、製造工程も複雑にならない。
さらに、多結晶シリコン膜と金属珪化物の二重構造の配
線であるが、不純物拡散層などとの接続は全て金属珪化
物で行なっているので、多結晶シリコン膜の不純物導電
型にかかわらず′fl!極を接続することができる。す
なわち、従来の方法では主として多結晶シリコン膜は燐
または砒素で拡散されているので、N3拡散層だけしか
電極を取り出すことはできなかった。したがって1本実
施例によれば、実用上の効果は極めて大である。
【図面の簡単な説明】
第1図は本発明の配線構造による半導体集積回路装置の
一実施例における一部構造断面図、第1図(a)は基板
に形成された不純物拡散層の電極接続、第2図(a)〜
(d)はその工程順を示す図、第3し1は同じく一部変
更した実施例を示す図、第4図は従来の半導体集積回路
装置の製造工程を示す断面IV+、第4図(d)は第4
図(b)の一部を拡大して示した断面図である。 1 ・P型シリコン基板、  2・・・N″″拡散層、
:3,6・・・二酸化珪素膜、 3a・・自然酸化膜、
 4・多結晶シリコン膜、 5・・・タングステンシリ
サイド膜、  7・・・第1の多結晶シリコン膜、 2
1・・フォトレジスト、22、23.24・・開孔部。 (a) 第 図 特許出願人 松下電子工業株式会社

Claims (4)

    【特許請求の範囲】
  1. (1)不純物拡散層または第1の多結晶シリコン膜また
    は第1の多結晶シリコン膜と金属珪化物を重畳した配線
    層を有する半導体基板の主面で、絶縁膜を介して第2の
    導電性を有する多結晶シリコン膜と第3の導電性被膜の
    重畳した配線層が積層され、前記不純物拡散層等が前記
    絶縁膜の開孔部で前記第3の導電性被膜で接続され、電
    極を取り出す配線構造を有することを特徴とする半導体
    装置。
  2. (2)第3の導電性被膜が金属珪化物であることを特徴
    とする請求項(1)記載の半導体装置。
  3. (3)不純物拡散層または第1の多結晶シリコン膜また
    は第1の多結晶シリコン膜と金属珪化物を重畳した配線
    層を有する半導体基板の主面に、絶縁膜および導電性を
    有する第2の多結晶シリコン膜を順次形成する工程と、
    前記第2の多結晶シリコン膜および前記絶縁膜を写真食
    刻法により開孔し、前記不純物拡散層または第1の多結
    晶シリコン膜または第1の多結晶シリコン膜と金属珪化
    物を重畳した配線層の接続部を露出する工程と、第3の
    導電性被膜を堆積し、前記第2の多結晶シリコン膜およ
    び露出した接続孔を覆う工程と、前記第3の導電性被膜
    および第2の多結晶シリコン膜が重畳した被膜を写真食
    刻法によりパターン形成し配線を形成する工程とからな
    ることを特徴とする半導体装置の製造方法。
  4. (4)第2の導電性被膜が金属珪化物であることを特徴
    とする請求項(3)記載の半導体装置の製造方法。
JP26164888A 1988-10-19 1988-10-19 配線構造とその形成方法 Pending JPH02110933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26164888A JPH02110933A (ja) 1988-10-19 1988-10-19 配線構造とその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26164888A JPH02110933A (ja) 1988-10-19 1988-10-19 配線構造とその形成方法

Publications (1)

Publication Number Publication Date
JPH02110933A true JPH02110933A (ja) 1990-04-24

Family

ID=17364824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26164888A Pending JPH02110933A (ja) 1988-10-19 1988-10-19 配線構造とその形成方法

Country Status (1)

Country Link
JP (1) JPH02110933A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278098A (en) * 1991-03-05 1994-01-11 Sgs-Thomson Microelectronics, Inc. Method for self-aligned polysilicon contact formation
US6320260B1 (en) 1993-10-12 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278098A (en) * 1991-03-05 1994-01-11 Sgs-Thomson Microelectronics, Inc. Method for self-aligned polysilicon contact formation
US6320260B1 (en) 1993-10-12 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6326691B1 (en) 1993-10-12 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5053349A (en) Method for interconnecting semiconductor devices
JPH02110933A (ja) 配線構造とその形成方法
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JPS58215055A (ja) 半導体集積回路装置
EP0037040B1 (en) Method of manufacturing a semiconductor device
JPH0851146A (ja) 半導体装置およびその製造方法
JP2654175B2 (ja) 半導体装置の製造方法
JPH02170424A (ja) 半導体装置の製造方法
JP3190715B2 (ja) 半導体装置およびその製造方法
JPH01199462A (ja) 半導体装置
JPS6240743A (ja) 半導体装置の製造方法
JP2720592B2 (ja) 半導体装置の製造方法
JPS62291047A (ja) 半導体装置の製造方法
JPH02246137A (ja) 集積回路構造及びその自己整合トレンチ形成方法
JPH02210833A (ja) 半導体装置の製造方法
JPH03187226A (ja) 半導体装置の製造方法
JP2828014B2 (ja) 半導体装置およびその製造方法
JPH021922A (ja) 半導体装置の製造方法
JPH0658965B2 (ja) 半導体装置の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法
JPS61156811A (ja) 半導体装置の製造方法
JPH0658900B2 (ja) オ−ミツク電極の製造方法
JPS6362228A (ja) 半導体装置の製造方法
JPS59214265A (ja) 半導体装置の製造方法
JPS62264643A (ja) 半導体装置の製造方法