JPH03187226A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多層配線構造を有する半導体装置の製造方
法に関するものである。

〔従来の技術〕

近年、半導体装置の高集積化、微細化に伴い、配線構造
として多層配線構造が広く採用されており、この多層配
線技術は現在および今後の半導体装置の製造において重
要な技術のひとつとなっている。

第２図は従来の半導体装置であるＭ　ＯＳ　（Ｍｅｔａ
ｌＯｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）型ＩＣに
おいて多層配線を形成する工程の断面図であり、以下に
各工程について説明する。

まず、第２図（ａ）に示すように、ｐ型シリコン基板１
の表面に熱酸化により薄いシリコン酸化膜が形成され、
このシリコン酸化膜の上面全面にシリコン窒化膜が所定
膜厚に形成されたのち、フォトリソグラフィ技術による
パターニングが行われて、シリコン窒化膜が選択的に除
去され、残ったシリコン窒化膜をマスクとして熱酸化等
により基板１のシリコン窒化膜を除去した部分にシリコ
ン酸化膜からなる厚いフィールド酸化膜２が形成される
。

その後マスクに用いたシリコン窒化膜とその下の薄いシ
リコン酸化膜が除去され、基板１の上面全面に、例えば
熱酸化によりゲート酸化膜３が形成され、ＣＶ　Ｄ　（
Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｌｔｌｏｎ
）法により多結晶シリコン膜が所定膜厚に形成されたの
ち、例えばスパッタ法によりモリブデンシリサイド（Ｍ
　ｏ　Ｓ　！　２　）膜が所定膜厚形成され、フォトリ
ソグラフィ技術によるバターニングにより、多結晶シリ
コン膜及びＭ　ｏ　Ｓ　ｉ２膜が選択的に除去され、こ
れにより多結晶シリコン膜及びＭ　ｏ　Ｓｉ２膜の二重
構造のポリサイドからなるゲート電極としての第１の配
線層４が所定パターンに形成され、その後、ｎ型の不純
物１例えばリン（Ｐ）。

砒素（Ａｓ）等がイオン注入されて第１の配線層４の両
側の基板１の表面にｎ型の拡散層５が形成される。

つぎに、第２図（ｂ）に示すように、第１の配線層４を
被覆して基板１の上面全面に、例えばＣＶＤ法により所
定膜厚に層間絶縁膜６が形成されたのち、同図（Ｃ）に
示すように、層間絶縁膜６がフォトリソグラフィ技術に
よるバターニングにより選択的に除去され、層間絶縁膜
６にスルーホール７が形成され、このスルーホール７に
第１の配線層４が露出される。

そして、第２図（ｄ）に示すように、スルーホール７内
及び層間絶縁膜６上、例えばスパッタ法により所定膜厚
にアルミニウム（ＡＩ）膜が形成され、フォトリソグラ
フィ技術によるバターニングによりＡＩ膜が選択的に除
去されて第２の配線層８が所定パターンに形成され、そ
の後同図（０〉に示すように、第２の配線層８上及び層
間絶縁膜６上に、例えばプラズマＣＶＤ法により、シリ
コン窒化膜からなるパッシベーション膜９が形成される
。

〔発明が解決しようとする課題〕

ＩＣの集積度が高くなるに連れて配線層の幅は細くなり
、また薄膜化される傾向にあり、これに伴いＡＩからな
る第２の配線層８のエレクトロマイグレーションやパッ
シベーション膜９からの応力によるストレスマイグレー
ションが第２の配線層８の信頼性に大きな影響を与えて
いる。

すなわち、第３図に示すように第１の配線層４に多結晶
シリコン膜４ａとＭ　ｏ　Ｓ　１２膜４ｂの二重構造で
あるポリサイドを用い、金属配線である第２の配線層８
にＡＩを用いているため、ＭｏＳｉ２膜４ｂの結晶粒が
小さく結晶性が悪い場合、その上にスパッタリングによ
り、堆積される第２の配線層８はその影響を受け、特に
ＭｏＳｉ２膜４ｂと第２の配線層８との界面付近におい
て結晶粒が成長ぜず、結晶粒が小さく結晶性が悪くなる
という問題点があった。

このような場合に、第２の配線層８がパッシベーション
膜９から引張り応力を受けたときに、結晶粒が小さく結
晶性の悪い第２の配線層８とＭ。

Ｓ　ｉ　２膜４ｂとの界面が容易に分離して第３図に示
すような空隙１０を生じ、断線が発生し、この現象は、
ＩＣの集積度が増し、第２の配線層８の幅や厚みが小さ
くなるほど顕著になる。

この発明は、上記の様な問題点を解消するためになされ
たもので、信頼性の高い多層配線構造を有する半導体装
置を提供できるようにすることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、半導体基板上
に第１の配線層を形成する工程と、前記基板上及び前記
第１の配線層上に絶縁膜を形成する工程と、前記絶縁膜
にスルーホールを形成して前記第１の配線層を露出する
工程と、前記スルーホール内に前記第１の配線層に接触
して第２の配線層を形成する工程とを含む半導体装置の
製造方法において、前記スルーホールの形成後に、露出
した前記第１の配線層にイオン注入したのち、熱処理を
行う工程を設けたことを特徴としている。

〔作用〕 この発明においては、スルーホール形成後、イオン注入
を行うことにより、スルーホールに露出した第１の配線
層は非晶質化し、その後熱処理を行うことによって、第
１の配線層は固相結晶成長して結晶粒が大きく、かつ結
晶性が良好となり、このような第１の配線層上に形成さ
れる第２の配線層は第１の配線層の影響によって結晶粒
が太きく、結晶性が良好になる。

〔実施例〕

第１図はこの発明の半導体装置の製造方法の一実施例を
示し、以下に各工程について説明する。

ここで、第１図（ａ）〜（Ｃ）に示す工程は、前述した
第２図（ａ）〜（Ｃ）それぞれと同じ工程である。

すなわち、第１図（ａ）に示すように、ｐ型シリコン基
板１１上にシリコン酸化膜からなるフィルド絶縁膜１２
及びゲート酸化膜１３が形成されるとともに、多結晶シ
リコン膜及びＭｏＳｉ２の二重構造のポリサイドからな
る所定パターンの第１の配線層１４が形成され、第１の
配線層１４の両側の基板１１の表面にｎ型拡散層１５が
形成されたのち、同図（ｂ）に示すように、全面に層間
絶縁膜〕６が形成され、その後同図（Ｃ）に示すように
、層間絶縁膜１６にスルーホール１７が形成され、第１
の配線層１４が露出される。

そして、第１図（ｄ）に示すように、ドーズ量１０１４
ｃｌｎ−２以上のアルゴン（Ａｒ）イオン１８が露出し
た第１の配線層１４にイオン注入され、これによって第
１の配線層１４が非晶質化し、その後第１の配線層１４
の上層部分をなすＭ　ｏ　Ｓ　ｉ２膜中に多くの結晶核
を生じない程度の５００℃前後の温度で熱処理が行われ
、ＭｏＳｉ２が固相結晶成長して結晶粒が大きく結晶性
の良好なＭｏＳｉ２膜が形成される。

ところで、結晶粒の小さいものが成長してしまったＭ　
ｏ　Ｓ　ｌ　２膜をそのまま熱処理しても、結晶核がす
でに数多く存在してるために、粒径がそれ以上に大きく
成長することは望めないが、このようにＡ「イオン１８
の注入により一度非晶質化して結晶核を消滅させ、結晶
核があまり発生しない程度の低い温度、すなわち結晶化
が始まる程度の温度で熱処理を行って固相結晶成長させ
ることより、第１の配線層１４のＭ　ｏ　Ｓ　ｉ２膜の
結晶粒を大きく成長させることができる。

つぎに、第１図（ｅ）に示すように、前述した第２図（
ｄ）と同様の工程により、スルーホール１７内及び該ス
ルーホール１７の周縁の層間絶縁膜１６上の一部に、所
定パターンにＡＩからなる第２の配線層１９が形成され
、第２の配線層１９がスルーホール１７に露出した第１
の配線層１４に接触され、その後第１図（ｆ）に示すよ
うに、第２の配線層１つ上及び層間絶縁膜１６上にプラ
ズマＣＶＤ法等によりシリコン窒化膜からなるパッシベ
ーション膜２０が形成される。

このとき、下層の第１の配線層１４のＭ　ｏ　Ｓ　ｉ２
膜の結晶粒が大きく結晶性が良いため、その上に形成さ
れるＡｌｌからなる第２の配線層１９の界面付近におけ
る結晶粒が大きく、結晶性が良好になる。

従って、このようにして形成された半導体装置において
は、第１の配線層１４の上層部分をなすＭ　ｏ　Ｓ　ｉ
２膜とＡＩＩからなる第２の配線層１つとの結晶性を改
善することができるため、両開線層１．４．１９の密着
性を向上でき、パッシベーション膜２０からの引張り応
力によって、従来のように、第１の配線膜１４と第２の
配線膜１９との間に空洞を生じることを防止でき、断線
の発生を阻止することができる。

なお、上記実施例においは、第１の配線層１４がポリサ
イドからなる二重構造の場合について説明したが、これ
に限るものではなく、第１の配線層はさらに多層化され
た構造であっもよい。

また、上記実施例では、第１の配線層１４が多結晶シリ
コン膜とＭｏＳｉ２膜とのポリサイドからなり、第２の
配線層１９がＡ２からなるものを示したが、両開線層が
これら以外の材料からなる場合であってもよいのは勿論
であり、例えば両開線層とも、或いはいずれか一方が、
タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔ
ｔ）等の高融点金属や高融点シリサイド（ＷＳｉ、Ｍｏ
ｓｉ　　、ＴｉＳｉ２等）、更には多結晶シリコン或い
はこれらの複合材からなるものでもよい。

また、半導体基板は前述したシリコン基板に限らないの
は言うまでもない。

さらに、Ａｒイオン１８に代えて、Ｐ或いはＡＳイオン
を注入しても、この発明を同様に実施することかできる
。

〔発明の効果〕

以上のように、この発明によれば、スルーホール形成後
、露出した第１の配線層にイオン注入したのち、熱処理
を行うため、イオン注入により第１の配線層を非晶質化
し、熱処理により非晶質化した第１の配線層を固相結晶
成長させることができ、第１の配線層の結晶粒を大きく
、かつ結晶性を良好に改善することができ、その上に形
成される第２の配線層として粒径の大きい、結晶性の良
好なものを得ることが可能になり、従来のような第１．
第２の配線層間での断線の発生を防止することができ、
多層配線構造を有する半導体装置の製造において極めて
有効である。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の一実施例の
各工程の断面図、第２図は従来の半導体装置の製造方法
の各工程の断面図、第３図は第２図の各工程により得ら
れた半導体装置の一部の断面図である。 図において、１１はシリコン基板、１４は第１の配線層
、１７はスルーホール、１８はＡ「イオン、 ９は第２の配線層である。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に第１の配線層を形成する工程と、
   前記基板上及び前記第１の配線層上に絶縁膜を形成する
   工程と、前記絶縁膜にスルーホールを形成して前記第１
   の配線層を露出する工程と、前記スルーホール内に前記
   第１の配線層に接触して第２の配線層を形成する工程と
   を含む半導体装置の製造方法において、 前記スルーホールの形成後に、露出した前記第１の配線
   層にイオン注入したのち、熱処理を行う工程を設けたこ
   とを特徴とする半導体装置の製造方法。