JPH02241032A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH02241032A
JPH02241032A JP6258289A JP6258289A JPH02241032A JP H02241032 A JPH02241032 A JP H02241032A JP 6258289 A JP6258289 A JP 6258289A JP 6258289 A JP6258289 A JP 6258289A JP H02241032 A JPH02241032 A JP H02241032A
Authority
JP
Japan
Prior art keywords
film
tungsten
barrier metal
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6258289A
Other languages
English (en)
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6258289A priority Critical patent/JPH02241032A/ja
Publication of JPH02241032A publication Critical patent/JPH02241032A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A、産業上の利用分野 B1発明の概要 C1従来技術 り0発明が解決しようとする問題点 E0問題点を解決するための手段 10作用 G、実施例[第1図乃至第6図] H1発明の効果 (A、産業上の利用分野) 本発明は配線形成方法、特に絶縁膜の開口に導電材料を
埋め込み、該導電材料により半導体領域ないしは配線層
と絶縁膜上の配線層との間を接続する配線形成方法に関
する。
(B、発明の概要) 本発明は、上記の配線形成方法において、開口の底部に
設けたバリアメタルとする部分上にも導電材料を支障な
く成長させることができるようにするため、 開口の底部にバリアメタルとなる元素を含んだ膜を形成
しその後膣開口に導電材料を埋めた後の配線層の形成の
前、後あるいは同時に上記バリアメタルとなる元素を含
んだ膜を合金化する工程を有するものである。
(C,従来技術) LSI、VLSIの高集積化に伴って半導体素子が微細
化し、電極取り出し用のコンタクトホール、上下配線層
間接続用のスルーホールの径が小さ(なっている。従っ
て、コンタクトホール、スルーホールをスパッタリング
によりアルミニウムで埋め込むという技術では完全な埋
め込みをすることが難しくなりつつある。
そこで、近年微小ホール内でも埋め込みが可能なタング
ステンWの選択CVD技術が注目される用になった。こ
れは例えばS i H4+WFa+H3等を反応ガスと
してCVD装置内へ供給することにより行うもので、そ
れによってタングステンWをシリコンS11金属等の導
電体上にのみ成長させ、酸化物、窒化物等からなる絶縁
膜上には成長させないようにすることができる(特開昭
62−243324号公報)。
ところが、このタングステンの選択的形成技術にも欠点
があった。というのは、コンタクトホール埋め込み後に
おいても900〜1000℃という高温下での工程が行
われることがあり、そのときにタングステンと、半導体
基板の拡散層等の領域あるいはシリコンゲート電極等の
半導体層とが反応し、コンタクト部の劣化という問題に
直面するからである。
そこで、考えられるのが、スルーホールの底部上に薄く
タングステンなCVDにより形成した後例えばN、ある
いはNH,雰囲気中でアニールすることによりタングス
テン膜を窒化してWN膜とし、次いでWSi膜あるいは
Si膜等を薄く形成し、その後サイドタングステンの選
択的成長を行ってスルーホールの埋め込みを行う技術で
ある。これによれば、WN膜にバリアメタルとしての役
割を担わせることができるからである。
(D、発明が解決しようとする問題点)しかしながら、
上述した方法によれば、コンタクト抵抗の著しい増大を
招くと共に、WN膜上にはタングステンがしにくい、あ
るいはほとんど成長しないという問題が生じる。
本発明はこのような問題点を解決すべく為されたもので
あり、開口の底部に設けたバリアメタルとする部分にも
導電材料を支障なく成長させることができるようにする
ことを目的とする。
元素を含んだ膜を形成するので、該贋に導電材料の成長
を可能にする元素を含ませてお(ことにより該層上に導
電材料をそのまま成長させることができる。従って、導
電材料の成長を可能にする膜を特別に形成する必要はな
い。しかも、バリアメタルとなる元素を含んだ膜は後の
工程で合金化するのでバリアメタルとしての役割を果た
すことができる。
(E、問題点を解決するための手段) 本発明配線形成方法は上記問題点を解決するため、開口
の底部にバリアメタルとなる元素を含んだ膜を形成し、
その後開口に導電材料を埋めた後であって配線層の形成
の前、後あるいは同時に上記バリアメタルとなる元素を
含んだ膜を合金化することを特徴とする。
(F、作用) 本発明配線形成方法によれば、先ず、開口の底部にバリ
アメタル層ではなくバリアメタルとなる(G、実施例)
[第1図乃至第6図] 以下、本発明配線形成方法を図示実施例に従って詳細に
説明する。
第1図(A)乃至(F)は本発明配線形成方法の第1の
実施例を工程順に示す断面図である。
(A)半導体基板1の表面部に拡散層2を選択的に形成
し、半導体基板1上に絶縁膜3を形成し、該絶縁膜3を
選択的にエツチングすることによりコンタクトホール4
を形成する。第1図(A)はコンタクトホール4形成後
の状態を示す。
(B)次に、同図(B)に示すようにタングステンの選
択的CVD法により上記コンタクトホール4の底面(換
言すれば拡散層2のコンタクトホール4に露出する部分
)上に300〜500人程度の薄い変色グステン膜5を
形成する。
(C)次に、同図(C)に示すように窒素Nを打込むと
上記タングステン膜5はタングステンと窒素Nからなる
アモルファスライクな膜6に変化する。図中黒で塗りつ
ぶした小さな丸は窒素Nを示し、塗りつぶさない小さな
丸はタングステンWを示す。尚、上記打込みのエネルギ
ーは例えば10 ’ ”/ Cm ”程度である。
(D)次に、同図(D)に示すように上記タングステン
と窒素Nからなるアモルファスライクな膜6上にタング
ステン膜7を選択CVDにより形成してコンタクトホー
ル4を埋める。
尚、この場合、タングステン膜7の下地となっている膜
6はWN膜ではなく、タングステンW成長の核となると
ころのタングステンWが窒素Nから独立して粒状に散在
する膜であり、膜表面に小さな粒状のタングステンが成
長の核として散在している。従って、タングステン膜7
の選択成長はスムーズに進行し、支障なくコンタクトホ
ール4を埋めることができる。
(E)次に、例えば、800℃程度の温度で熱処理する
と、上記のタングステンWと窒素Nからなるアモルファ
スライクな混合膜6は合金化して同図(E)に示すよう
にタングステンナイトライドWN膜8となる。該WN膜
8は良質のバリアメタルとして機能する。
(F)その後、第1図(F)に示すように絶縁膜3上に
タングステン膜7と接続された配線層9を形成する。
このような配線形成方法によれば、バリアメタルとなる
膜6はタングステン膜7を形成する段階では、タングス
テンW粒子を含んだアモルファスライクな状態であるの
でタングステンの成長を許容する。従って、タングステ
ン膜7でコンタクトホール4を埋める選択CVDを支障
な(行うことができる。
そして、上記膜6はタングステン膜7形成後の熱処理に
よって合金化することによりタングステンナイトライド
WN膜8という優れたバリアメタルとなり、後に高温で
の処理が為される工程があってもそれによってコンタク
ト部の劣化を生じさせない耐熱性を得ることができる。
尚、バリアメタル8を得るための含金化は配線層9の形
成前に行っても良いが、形成後に行っても良いし、形成
と同時に行っても良い。
第2図(A)乃至(D)は本発明配線形成方法の第2の
実施例を工程順に示す断面図である。
(A)本実施例はコンタクトホール4の底部にタングス
テン膜5を形成するまでは第1図に示した実施例と全く
同じであるが、その後、第2図(A)に示すように窒素
Nだけでな(チタンTiも打込んでタングステン膜5を
窒素NとチタンTiとタングステンWが混合したアモル
ファスライクな混合層10にする。核層10はタングス
テン成長の核となるタングステンチタンTiが散在し表
面にも露出するので、表面にタングステンを成長させる
ことが可能なのである。
(B)次に、チタンTi、窒素Nの打込み後第2図(B
)に示すようにタングステン膜7を形成する。
(C)次に、例えば800℃程度の温度で熱処理するこ
とにより同図(C−、)に示すように上記膜10をタン
グステンナイトライドWN膜11とチタンナイトライド
TiN膜12との二層構造のバリアメタルとする。
(D)その後、第2図(D)に示すように絶縁膜3上に
タングステン膜7と接続された配線層9を形成する。
この配線形成方法においてもタングステンの成長の選択
成長性を損なうことなくコンタクト部の劣化を防止する
耐熱性を確保することができる。
第3図(A)乃至(F)は本発明配線形成方法の第3の
実施例を工程順に示す断面図である。
(A)同図(A)に示すように絶縁膜3の半導体基板1
の表面を露出させるコンタクトホール4の底部にタング
ステン膜5を形成する。
(B)次に、同図(B)に示すようにチタンTi膜13
をCVDにより形成する。このCVDにおいては反応ガ
スとして例えばT i (Cs Hs ) sを用い、
膜厚を例えば300〜500人程度にする変 色C)次に、同図(C)に示すように、チタン膜13の
コンタクトホール4内にある部分をレジスト膜14で覆
う。
(D)次に、RIE (反応性イオンエツチング)によ
り上記レジスト膜14をマスクとしてチタン膜14をエ
ツチングすることによりチタン膜14を同図(D)に示
すようにタングステン膜5上にのみ残存するようにする
(E)次に、同図(E)に示すようにタングステンWの
選択CVDによりコンタクトホール4をタングステン膜
7で埋める。
(F)その後、例えば600℃程度の合金化アニールを
行うことによりタングステン膜5とチタン膜13からな
る二層構造の膜を同図(F)に示すようにチタンタング
ステンTiW膜16とする。該チタンタングステン膜1
6はバリアメタルとして機能を十分に果たすことができ
る。
しかる後、上層の配線層が形成されることになる。
尚、第3図(D)に示す工程の終了後第4図に示すよう
にエキシマレーザビームの照射によりチタン膜13及び
タングステン1l15のみを加熱して合金化することに
よりこの二層構造の膜をチタンタングステン膜16とす
る変形例も考えられ得る。この場合はチタンタングステ
ン膜16の形成後タングステン膜7でコンタクトホール
4を埋めることになる。
第5図(A)、(B)は本発明配線形成方法の第4の実
施例を工程順に示す断面図である。
(A)層間絶縁膜3b(尚、3aはフィールド絶縁膜)
にコンタクトホール4を形成した後、コンタクトホール
4の底部にタングステン膜を成長させなからエキシマレ
ーザビームを照射を行う、すると、同図(A)に示すよ
うにタングステンシリサイドW S i *膜16が形
成される。この膜16の膜厚は例えば300〜500人
程度である変色ングステンシリサイドW S i 2膜
16は耐熱性に優れたバリアメタルとしての機能を果た
す。
(B)その後、タングステンの選択CVDによりタング
ステン膜を形成してコンタクトホール4内をタングステ
ン膜7で埋める。
その後に上層配線層が形成されることになる。
第6図は本発明配線形成方法の第5の実施例を示すもの
で、本実施例は拡散層2上にタングステン膜を選択的に
成長させながらエキシマレーザビームを照射することに
より開口4にタングステンシリサイドW S i z膜
16を形成し、該膜16をバリアメタルとするのみなら
ず図示しない配線層と拡散層2のとの間をコンタクトす
るものとしても用いる。
尚、上記各実施例は本発明を半導体基板1の拡散層(例
えばソース、ドレイン)2と、配線層9とがタングステ
ン等によってコンタクトされた配線形成方法に適用した
ものであった。しかし、本発明は例えば単結晶あるいは
多結晶シリコンStからなる下層配線層と例えばアルミ
ニウム等からなる上層配線層とをタングステン等によっ
て接続する配線形成方法にも適用することができる。
(H,発明の効果) 以上に述べたように、本発明配線形成方法は、絶縁膜に
形成されたところの半導体領域ないしは配線層の表面を
露出させる開口の底部に、バリアメタルとなる元素を含
んだ層を形成し、次いで、導電材料を上記開口に埋め込
み、次いで、配線層を形成する配線形成方法であって、
上記バリアメタルとなる元素を含んだ層を合金化する工
程を有することを特徴とするものである。
従って、本発明配線形成方法によれば、先ず、開口の底
部にバリアメタル層ではな(バリアメタルとなる元素を
含んだ膜を形成するので、核層に導電材料の成長を可能
にする元素を含ませておくことにより該層上に導電材料
をそのまま成長させることができる。従って、導電材料
の成長を可能にする膜を特別に形成する必要はない。し
かも、バリアメタルとなる元素を含んだ膜は後の工程で
合金化するのでバリアメタルとしての役割を果たすこと
のできる膜となる。
【図面の簡単な説明】
第1図(A)乃至(F)は本発明配線形成方法の第1の
実施例を工程順に示す断面図、第2図(A)乃至(D)
は本発明配線形成方法の第2の実施例を工程順に示す断
面図、第3図(A)乃至(F)は本発明配線形成方法の
第3の実施例を工程順に示す断面図、第4図は第3図に
示した第3の実施例の変形例を示す断面図、第5図(A
)、(B)は本発明配線形成方法の第4の実施例を工程
順に示す断面図、第6図は本発明配線形成方法の第5の
実施例を示す断面図である。 15 ・ 16 ・ バリアメタルとなる元素を含んだ膜、 導電材料、8・・・バリアメタル、 配線層、 ・バリアメタルとなる元素を含んだ膜、・・・バリアメ
タルとなる元素を含んだ膜、 ・バリアメタル、 ・パリアメクル。 符号の説明 2・・・半導体領域、 3.3a13b・・・絶縁膜、4・・・開口、第1の実
施例を工程Jl+帽こ示側新面図第1図 第3の案施伊托工1勤−に示す断面図 第3図 ′W42の実施例を工程順に示す断面図第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁膜に形成されたところの半導体領域ないしは
    配線層の表面を露出させる開口の底部に、バリアメタル
    となる元素を含んだ層を形成し、次いで、導電材料を上
    記開口に埋め込み、 次いで、配線層を形成する配線形成方法であって、 上記バリアメタルとなる元素を含んだ層を合金化する工
    程を有することを特徴とする配線形成方法
JP6258289A 1989-03-15 1989-03-15 配線形成方法 Pending JPH02241032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6258289A JPH02241032A (ja) 1989-03-15 1989-03-15 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6258289A JPH02241032A (ja) 1989-03-15 1989-03-15 配線形成方法

Publications (1)

Publication Number Publication Date
JPH02241032A true JPH02241032A (ja) 1990-09-25

Family

ID=13204460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6258289A Pending JPH02241032A (ja) 1989-03-15 1989-03-15 配線形成方法

Country Status (1)

Country Link
JP (1) JPH02241032A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187120A (en) * 1992-08-24 1993-02-16 Hewlett-Packard Company Selective deposition of metal on metal nitride to form interconnect
US6632738B2 (en) * 2000-06-07 2003-10-14 Nec Electronics Corporation Method of manufacturing semiconductor device
JP2008182227A (ja) * 2007-01-23 2008-08-07 Samsung Electronics Co Ltd 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法
US9219071B1 (en) 2014-06-13 2015-12-22 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187120A (en) * 1992-08-24 1993-02-16 Hewlett-Packard Company Selective deposition of metal on metal nitride to form interconnect
US6632738B2 (en) * 2000-06-07 2003-10-14 Nec Electronics Corporation Method of manufacturing semiconductor device
JP2008182227A (ja) * 2007-01-23 2008-08-07 Samsung Electronics Co Ltd 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法
US8445318B2 (en) 2007-01-23 2013-05-21 Samsung Electronics Co., Ltd. Phase change memory devices including phase change layer formed by selective growth methods and methods of manufacturing the same
US9219071B1 (en) 2014-06-13 2015-12-22 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
US5763321A (en) Method of manufacturing semiconductor device utilizing selective CVD method
JPH10256256A (ja) 半導体装置の銅金属配線形成方法
US6475907B1 (en) Semiconductor device having a barrier metal layer and method for manufacturing the same
JP3113800B2 (ja) 半導体装置の配線形成方法
JPH02219223A (ja) 半導体装置の製造方法
EP0359109B1 (en) Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPH04255251A (ja) 半導体集積回路およびその製造方法
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH02241032A (ja) 配線形成方法
US6107190A (en) Method of fabricating semiconductor device
JP3072544B2 (ja) 半導体装置の配線方法
JPH03268324A (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JP3038875B2 (ja) 半導体装置の製造方法
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JPH0590412A (ja) 半導体装置及びその製造方法
JPH05217940A (ja) 半導体装置の製造方法
JPH02203531A (ja) 多層配線の形成方法
JPH0290518A (ja) 半導体装置及びその製造方法
JPH03127825A (ja) コンタクトホールの埋め込み方法
JPH021922A (ja) 半導体装置の製造方法
JPH03187226A (ja) 半導体装置の製造方法
JPS5898968A (ja) 半導体装置
JPH0677162A (ja) 半導体装置とその製法
JPH0922986A (ja) 半導体装置