JPH05217940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05217940A JPH05217940A JP1738992A JP1738992A JPH05217940A JP H05217940 A JPH05217940 A JP H05217940A JP 1738992 A JP1738992 A JP 1738992A JP 1738992 A JP1738992 A JP 1738992A JP H05217940 A JPH05217940 A JP H05217940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- aluminum
- aluminum alloy
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】コンタクト孔内にアルミニウム膜をリフローし
て埋込み形成する電極配線と拡散層との反応を防止す
る。 【構成】酸化シリコン膜３に設けたコンタクト孔４を含
む表面にＣＶＤ法によりチタンタングステン膜５及びタ
ングステン膜６を順次堆積した後、基板温度をアルミニ
ウムの融点近くに設定した状態でスパッタ法によりアル
ミニウム合金膜７を堆積し且つリフローさせてコンタク
ト孔４内に充填し埋込む。
て埋込み形成する電極配線と拡散層との反応を防止す
る。 【構成】酸化シリコン膜３に設けたコンタクト孔４を含
む表面にＣＶＤ法によりチタンタングステン膜５及びタ
ングステン膜６を順次堆積した後、基板温度をアルミニ
ウムの融点近くに設定した状態でスパッタ法によりアル
ミニウム合金膜７を堆積し且つリフローさせてコンタク
ト孔４内に充填し埋込む。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電極配線の形成方法に関する。
関し、特に電極配線の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴いコンタクト
孔も微細化され、ステップカバレージの低下やストレス
マイグレーション等による電極配線のコンタクト不良が
生じ易くなるため、種々の対策が講じられており、その
一例として応用物理学会１９９０年春季大会予稿集、第
５６２頁に掲載されたアルミニウムリフロー法がある。
孔も微細化され、ステップカバレージの低下やストレス
マイグレーション等による電極配線のコンタクト不良が
生じ易くなるため、種々の対策が講じられており、その
一例として応用物理学会１９９０年春季大会予稿集、第
５６２頁に掲載されたアルミニウムリフロー法がある。
【０００３】図４（ａ）〜（ｃ）及び図５（ａ），
（ｂ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
（ｂ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【０００４】まず、図４（ａ）に示すように、Ｐ型シリ
コン基板１の一主面に設けたＮ型拡散層２の上に酸化シ
リコン膜３を選択的に形成する。
コン基板１の一主面に設けたＮ型拡散層２の上に酸化シ
リコン膜３を選択的に形成する。
【０００５】次に、図４（ｂ）に示すように、Ｎ型拡散
層２の上の酸化シリコン膜３を選択的に開孔してコンタ
クト孔４を形成する。
層２の上の酸化シリコン膜３を選択的に開孔してコンタ
クト孔４を形成する。
【０００６】次に、図４（ｃ）に示すように、コンタク
ト孔４を含む表面にバリアメタル膜としてチタン膜９及
び窒化チタン膜１０をスパッタ法により順次堆積して形
成する。
ト孔４を含む表面にバリアメタル膜としてチタン膜９及
び窒化チタン膜１０をスパッタ法により順次堆積して形
成する。
【０００７】次に、図５（ａ）に示すように、基板温度
を５００〜６６０℃に設定した状態で窒化チタン膜１０
の上にシリコン及び銅を含むアルミニウム合金膜７をス
パッタ法により堆積させると同時にリフローさせ、コン
タクト孔４内にアルミニウム合金膜７を埋込む。
を５００〜６６０℃に設定した状態で窒化チタン膜１０
の上にシリコン及び銅を含むアルミニウム合金膜７をス
パッタ法により堆積させると同時にリフローさせ、コン
タクト孔４内にアルミニウム合金膜７を埋込む。
【０００８】次に、図５（ｂ）に示すように、アルミニ
ウム合金膜７，窒化チタン膜１０，チタン膜９を選択的
に順次エッチングしてＮ型拡散層２と電気的に接続する
電極配線を形成する。
ウム合金膜７，窒化チタン膜１０，チタン膜９を選択的
に順次エッチングしてＮ型拡散層２と電気的に接続する
電極配線を形成する。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
は、バリアメタル膜が、スパッタ法により形成されるた
め、コンタクト孔が微細化すると、コンタクト孔の底に
形成されるバリアメタル膜の膜厚が薄くなり、アルミニ
ウム合金膜がリフローする温度まで加熱されると、拡散
層とアルミニウムが反応して拡散層が破壊されるという
問題がある。
は、バリアメタル膜が、スパッタ法により形成されるた
め、コンタクト孔が微細化すると、コンタクト孔の底に
形成されるバリアメタル膜の膜厚が薄くなり、アルミニ
ウム合金膜がリフローする温度まで加熱されると、拡散
層とアルミニウムが反応して拡散層が破壊されるという
問題がある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の一主面に選択に設けた
逆導電型拡散層を含む表面に絶縁膜を設け前記絶縁膜を
選択的に開孔してコンタクト孔を設ける工程と、前記コ
ンタクト孔を含む表面にＣＶＤ法によりバリアメタル膜
を形成する工程と、前記バリアメタル膜の上にアルミニ
ウム又はアルミニウム合金膜を堆積してリフローさせ前
記コンタクト孔内を充填して埋込む工程と、前記アルミ
ニウム膜又はアルミニウム合金膜及びバリアメタル膜を
選択的に順次エッチングして前記拡散層と電気的に接続
する電極配線を形成する工程とを含んで構成される。
造方法は、一導電型半導体基板の一主面に選択に設けた
逆導電型拡散層を含む表面に絶縁膜を設け前記絶縁膜を
選択的に開孔してコンタクト孔を設ける工程と、前記コ
ンタクト孔を含む表面にＣＶＤ法によりバリアメタル膜
を形成する工程と、前記バリアメタル膜の上にアルミニ
ウム又はアルミニウム合金膜を堆積してリフローさせ前
記コンタクト孔内を充填して埋込む工程と、前記アルミ
ニウム膜又はアルミニウム合金膜及びバリアメタル膜を
選択的に順次エッチングして前記拡散層と電気的に接続
する電極配線を形成する工程とを含んで構成される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｃ）及び図２（ａ）〜
（ｃ）は、本発明の第１の実施例の製造方法を説明する
ための工程順に示した半導体チップの断面図である。
（ｃ）は、本発明の第１の実施例の製造方法を説明する
ための工程順に示した半導体チップの断面図である。
【００１３】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１の一主面にヒ素イオンを加速エネルギー７０
ｋｅＶ、ドーズ量３×１０15ｃｍ-2で選択的にイオン注
入して９００℃の温度で３０分間の熱処理を行ないＮ型
拡散層２を形成する。次に、Ｎ型拡散層２を含む表面に
ＣＶＤ法により酸化シリコン膜３を１μｍの厚さに堆積
する。
コン基板１の一主面にヒ素イオンを加速エネルギー７０
ｋｅＶ、ドーズ量３×１０15ｃｍ-2で選択的にイオン注
入して９００℃の温度で３０分間の熱処理を行ないＮ型
拡散層２を形成する。次に、Ｎ型拡散層２を含む表面に
ＣＶＤ法により酸化シリコン膜３を１μｍの厚さに堆積
する。
【００１４】次に、図１（ｂ）に示すように、フォトリ
ソグラフィー技術とドライエッチング技術により酸化シ
リコン膜３を開孔して０．６μｍ径のコンタクト孔４を
形成する。
ソグラフィー技術とドライエッチング技術により酸化シ
リコン膜３を開孔して０．６μｍ径のコンタクト孔４を
形成する。
【００１５】次に、図１（ｃ）に示すように、チタンを
１０ｗｔ％含有したタングステンターゲットを用いたス
パッタにより、コンタクト孔４を含む表面にチタンタン
グステン膜を０．１μｍの厚さに堆積する。
１０ｗｔ％含有したタングステンターゲットを用いたス
パッタにより、コンタクト孔４を含む表面にチタンタン
グステン膜を０．１μｍの厚さに堆積する。
【００１６】次に、図２（ａ）に示すように、六弗化タ
ングステンガス（ＷＦ6 ）と水素ガス（Ｈ2 ）を用いた
ＣＶＤ法により、チタンタングステン膜５の表面にタン
グステン膜６を０．１μｍの厚さに堆積する。
ングステンガス（ＷＦ6 ）と水素ガス（Ｈ2 ）を用いた
ＣＶＤ法により、チタンタングステン膜５の表面にタン
グステン膜６を０．１μｍの厚さに堆積する。
【００１７】次に、図２（ｂ）に示すように、基板温度
を５５０℃に設定し、シリコンを１ｗｔ％、銅を０．５
ｗｔ％含んだアルミニウムターゲットを用いたスパッタ
によりタングステン膜６の上にシリコン及び銅を含むア
ルミニウム膜（以下アルミニウム合金膜と記す）７を１
μｍの厚さに堆積してリフローし、コンタクト孔４内に
アルミニウム合金膜７を充填して、埋込む。
を５５０℃に設定し、シリコンを１ｗｔ％、銅を０．５
ｗｔ％含んだアルミニウムターゲットを用いたスパッタ
によりタングステン膜６の上にシリコン及び銅を含むア
ルミニウム膜（以下アルミニウム合金膜と記す）７を１
μｍの厚さに堆積してリフローし、コンタクト孔４内に
アルミニウム合金膜７を充填して、埋込む。
【００１８】次に、図２（ｃ）に示すように、リソグラ
フィー技術とドライエッチング技術により、アルミニウ
ム合金膜７，タングステン膜６，チタンタングステン膜
５を選択的に順次エッチングしてチタンタングステン膜
５，タングステン膜６及びアルミニウム合金膜７の積層
構造を有する電極配線を形成する。
フィー技術とドライエッチング技術により、アルミニウ
ム合金膜７，タングステン膜６，チタンタングステン膜
５を選択的に順次エッチングしてチタンタングステン膜
５，タングステン膜６及びアルミニウム合金膜７の積層
構造を有する電極配線を形成する。
【００１９】図３（ａ）〜（ｃ）は本発明の第２の実施
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
【００２０】図３（ａ）に示すように、第１の実施例と
同様の工程により、Ｐ型シリコン基板１に設けたＮ型拡
散層２の上に酸化シリコン膜３を設け、酸化シリコン膜
３に設けたコンタクト孔４を含む表面にチタンタングス
テン膜５及びタングステン膜６を順次堆積して設ける。
次に、タングステン膜６の上にスパッタ法によりチタン
膜８を０．１μｍの厚さに堆積する。
同様の工程により、Ｐ型シリコン基板１に設けたＮ型拡
散層２の上に酸化シリコン膜３を設け、酸化シリコン膜
３に設けたコンタクト孔４を含む表面にチタンタングス
テン膜５及びタングステン膜６を順次堆積して設ける。
次に、タングステン膜６の上にスパッタ法によりチタン
膜８を０．１μｍの厚さに堆積する。
【００２１】次に、図３（ｂ）に示すように、チタン膜
８の上に第１の実施例と同様の工程でシリコン及び銅を
含むアルミニウム合金膜７を１μｍの厚さに堆積してリ
フローし、アルミニウム合金膜７をコンタクト孔４内に
充填して埋込む。ここで、チタン膜８によりアルミニウ
ム合金膜７がリフローし易くなり、コンタクト孔４内に
埋込まれたアルミニウム合金膜７の上面の平坦性が良効
になる利点がある。
８の上に第１の実施例と同様の工程でシリコン及び銅を
含むアルミニウム合金膜７を１μｍの厚さに堆積してリ
フローし、アルミニウム合金膜７をコンタクト孔４内に
充填して埋込む。ここで、チタン膜８によりアルミニウ
ム合金膜７がリフローし易くなり、コンタクト孔４内に
埋込まれたアルミニウム合金膜７の上面の平坦性が良効
になる利点がある。
【００２２】次に、図３（ｃ）に示すように、アルミニ
ウム合金膜７，チタン膜８，タングステン膜６及びチタ
ンタングステン膜５を選択的に順次エッチングして積層
構造の電極配線を形成する。
ウム合金膜７，チタン膜８，タングステン膜６及びチタ
ンタングステン膜５を選択的に順次エッチングして積層
構造の電極配線を形成する。
【００２３】ここで、チタンタングステン膜５の代りに
チタン膜を使用しても良く、タングステン膜６の変りに
四塩化チタンガスとアンモニアガスを用いたＣＶＤ法に
より堆積した窒化チタン膜を使用しても良い。
チタン膜を使用しても良く、タングステン膜６の変りに
四塩化チタンガスとアンモニアガスを用いたＣＶＤ法に
より堆積した窒化チタン膜を使用しても良い。
【００２４】
【発明の効果】以上説明したように本発明は、拡散層上
に設けたコンタクト孔を含む表面にＣＶＤ法を用いて被
覆性の優れた高融点金属膜等のバリアメタル層を形成し
ているので膜厚の均一性が得られ、バリアメタル層の上
に形成したアルミニウム合金膜を５００℃以上の高温で
リフローさせても、コンタクト孔の底でアルミニウム合
金膜と拡散層との反応により生ずる拡散層破壊を防止す
ることができる。
に設けたコンタクト孔を含む表面にＣＶＤ法を用いて被
覆性の優れた高融点金属膜等のバリアメタル層を形成し
ているので膜厚の均一性が得られ、バリアメタル層の上
に形成したアルミニウム合金膜を５００℃以上の高温で
リフローさせても、コンタクト孔の底でアルミニウム合
金膜と拡散層との反応により生ずる拡散層破壊を防止す
ることができる。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図２】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図３】本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図５】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１ Ｐ型シリコン基板 ２ Ｎ型拡散層 ３ 酸化シリコン膜 ４ コンタクト孔 ５ チタンタングステン膜 ６ タングステン膜 ７ アルミニウム合金膜 ８，９ チタン膜 １０ 窒化チタン膜
Claims (3)
- 【請求項１】 一導電型半導体基板の一主面に選択的に
設けた逆導電型拡散層を含む表面に絶縁膜を設け前記絶
縁膜を選択的に開孔してコンタクト孔を設ける工程と、
前記コンタクト孔を含む表面にＣＶＤ法によりバリアメ
タル膜を形成する工程と、前記バリアメタル膜の上にア
ルミニウム又はアルミニウム合金膜を堆積してリフロー
させ前記コンタクト孔内を充填して埋込む工程と、前記
アルミニウム膜又はアルミニウム合金膜及びバリアメタ
ル膜を選択的に順次エッチングして前記拡散層と電気的
に接続する電極配線を形成する工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 バリアメタル膜がチタン及びタングステ
ンの少くとも１種を含む高融点金属膜である請求項１記
載の半導体装置の製造方法。 - 【請求項３】 バリアメタル膜が少くとも窒化チタン膜
を含む高融点金属膜の積層構造からなる請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738992A JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738992A JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05217940A true JPH05217940A (ja) | 1993-08-27 |
Family
ID=11942645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1738992A Withdrawn JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05217940A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235539A (ja) * | 1994-02-25 | 1995-09-05 | Sony Corp | 積層配線およびそのドライエッチング方法 |
| JPH1074831A (ja) * | 1996-08-02 | 1998-03-17 | Taiwan Moseki Denshi Kofun Yugenkoshi | 連結孔プラグの構造およびその製造方法 |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
-
1992
- 1992-02-03 JP JP1738992A patent/JPH05217940A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235539A (ja) * | 1994-02-25 | 1995-09-05 | Sony Corp | 積層配線およびそのドライエッチング方法 |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| JPH1074831A (ja) * | 1996-08-02 | 1998-03-17 | Taiwan Moseki Denshi Kofun Yugenkoshi | 連結孔プラグの構造およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2737764B2 (ja) | 半導体装置及びその製造方法 | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| KR19990083124A (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US6569759B2 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JP3113800B2 (ja) | 半導体装置の配線形成方法 | |
| JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| KR19990063359A (ko) | 접합 패드를 가진 이중 다마스크식 공정 | |
| US5950108A (en) | Method of fabricating a conductive plug | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| JP2615891B2 (ja) | メモリ装置 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3160811B2 (ja) | 半導体素子の配線形成方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |