JPH0499317A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0499317A JPH0499317A JP21781390A JP21781390A JPH0499317A JP H0499317 A JPH0499317 A JP H0499317A JP 21781390 A JP21781390 A JP 21781390A JP 21781390 A JP21781390 A JP 21781390A JP H0499317 A JPH0499317 A JP H0499317A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- silicon film
- film
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 17
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten (W) Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
コンタクトホール内への導電体の形成方法に関し、
安定にコンタクトホールに導電体を埋没させて、工程を
増加することなく、信転性の高い接続電極を形成するこ
とを目的とし、 コンタクトホール形成予定の絶縁股上に多結晶シリコン
膜を被覆し、該多結晶シリコン膜上にレジスト膜マスク
を形成する工程と、 次いで、該レジスト膜マスクを保護マスクにして、前記
多結晶シリコン膜および絶縁膜を順次にエツチングして
コンタクトホールを孔あけする工程と、次いで、レジス
ト膜マスクを除去した後、コンタクトホールおよび多結
晶シリコン膜上に化学気相成長法で高融点金属シリサイ
ドを被着する工程と、次いで、上面に被着した高融点金
属シリサイドおよび多結晶シリコン膜をエッチバックし
て除去する工程とが含まれることを特徴とする特〔産業
上の利用分野］ 本発明は半導体装置の製造方法にかかり、特にコンタク
トホール内への導電体の形成方法に関する。
増加することなく、信転性の高い接続電極を形成するこ
とを目的とし、 コンタクトホール形成予定の絶縁股上に多結晶シリコン
膜を被覆し、該多結晶シリコン膜上にレジスト膜マスク
を形成する工程と、 次いで、該レジスト膜マスクを保護マスクにして、前記
多結晶シリコン膜および絶縁膜を順次にエツチングして
コンタクトホールを孔あけする工程と、次いで、レジス
ト膜マスクを除去した後、コンタクトホールおよび多結
晶シリコン膜上に化学気相成長法で高融点金属シリサイ
ドを被着する工程と、次いで、上面に被着した高融点金
属シリサイドおよび多結晶シリコン膜をエッチバックし
て除去する工程とが含まれることを特徴とする特〔産業
上の利用分野］ 本発明は半導体装置の製造方法にかかり、特にコンタク
トホール内への導電体の形成方法に関する。
半導体デバイスが高集積化されるに伴い、コンタクトホ
ールで接続する多層配線が多くなって、本発明はそのよ
うなコンタクトホール配線の形成方法に関している。
ールで接続する多層配線が多くなって、本発明はそのよ
うなコンタクトホール配線の形成方法に関している。
〔従来の技術と発明が解決しようとする課題〕ＩＣ，Ｌ
ＳＩなどの半導体デバイスは高速動作など特性改善の利
点があるために微細化・高集積化が図られている。しか
し、高集積化するほど配線層が輻較するために、２層、
３層と多層に積層する多層配線構造となってコンタクト
ホールによって上下に接続する配線が増加している。
ＳＩなどの半導体デバイスは高速動作など特性改善の利
点があるために微細化・高集積化が図られている。しか
し、高集積化するほど配線層が輻較するために、２層、
３層と多層に積層する多層配線構造となってコンタクト
ホールによって上下に接続する配線が増加している。
且つ、高集積化すれば凹凸が増えて段差が大きくなり、
その段差ある表面やコンタクトホールに配線を形成すれ
ば、被覆性（カバーレイジ）が良くなくて信顛性を低下
させる問題が起こる。
その段差ある表面やコンタクトホールに配線を形成すれ
ば、被覆性（カバーレイジ）が良くなくて信顛性を低下
させる問題が起こる。
第２図は従来のコンタクトホールによる接続配線を説明
する図で、図中の記号ｌはシリコン基板５２はｎ型不純
物領域、３は絶縁膜、４は多結晶シリコン、５はアルミ
ニウム（Ａ１）配線を示している。そのうち、多結晶シ
リコン４はコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌ
ｅ ；接続孔）を埋めてｎ型不純物領域２とアルミニウ
ム配線５とを接続する導電体である。なお、この多結晶
シリコンはｎ型不純物領域２に接続しているためにｎ型
不純物がドープしである。
する図で、図中の記号ｌはシリコン基板５２はｎ型不純
物領域、３は絶縁膜、４は多結晶シリコン、５はアルミ
ニウム（Ａ１）配線を示している。そのうち、多結晶シ
リコン４はコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌ
ｅ ；接続孔）を埋めてｎ型不純物領域２とアルミニウ
ム配線５とを接続する導電体である。なお、この多結晶
シリコンはｎ型不純物領域２に接続しているためにｎ型
不純物がドープしである。
上記のように、コンタクトホールに多結晶シリコンを埋
没させて接Ｖｔ電極（導電体）とするのは、多結晶シリ
コンが化学気相成長（ＣＶ Ｄ）法で被着さセて比較的
に被覆性が良く、また、絶縁膜との密着性が良いためで
、一方、アルミニウムは被覆性が良くなく、また、シリ
コン基板と反応を起こすために、コンタクトホール内を
埋める導電体には用いられていない。
没させて接Ｖｔ電極（導電体）とするのは、多結晶シリ
コンが化学気相成長（ＣＶ Ｄ）法で被着さセて比較的
に被覆性が良く、また、絶縁膜との密着性が良いためで
、一方、アルミニウムは被覆性が良くなく、また、シリ
コン基板と反応を起こすために、コンタクトホール内を
埋める導電体には用いられていない。
しかし、ＣＭＯ５）ランジスタのようにｎ型不純物領域
とｐ型不純物領域との両不純物領域から導出するコンタ
クトホールが必要な場合には、両方の不純物をドープし
た多結晶シリコンをそれぞれのコンタクトホールに別々
に埋没させねばならないことになって、それだけフォト
プロセスなどの工程が倍加することになる。
とｐ型不純物領域との両不純物領域から導出するコンタ
クトホールが必要な場合には、両方の不純物をドープし
た多結晶シリコンをそれぞれのコンタクトホールに別々
に埋没させねばならないことになって、それだけフォト
プロセスなどの工程が倍加することになる。
この処理工程の増加を回避して製造法を簡単にするため
に、例えば、タングステン（Ｗ）などの高融点金属の選
択成長法が検討されているが、被覆性良く安定にコンタ
クトホールを埋没させることは未だ無理であり、しかも
、Ｗなどの高融点金属と５ｉＯ１膜などの絶縁膜との密
着性が良くなく、未だ実用化には至っていない。
に、例えば、タングステン（Ｗ）などの高融点金属の選
択成長法が検討されているが、被覆性良く安定にコンタ
クトホールを埋没させることは未だ無理であり、しかも
、Ｗなどの高融点金属と５ｉＯ１膜などの絶縁膜との密
着性が良くなく、未だ実用化には至っていない。
本発明はこのような問題点に注目して、安定にコンタク
トホールに導電体を埋没させ、工程を増加することなく
、信鯨性の高い接続電極を形成することを目的とした製
造方法を提案するものである。
トホールに導電体を埋没させ、工程を増加することなく
、信鯨性の高い接続電極を形成することを目的とした製
造方法を提案するものである。
その課題は、第１図＋ａｌ〜（「）に示すように、コン
タクトホール形成予定の絶縁膜１３上に多結晶シリコン
膜１６を被覆し、該多結晶シリコン膜上にレジスト膜マ
スク１７を形成する工程と、 次いで、該レジスト膜マスクを保護マスクにして、前記
多結晶シリコン膜および絶縁膜を順次にエンチングして
コンタクトホールＣを孔あけする工程と、 次いで、レジスト膜マスクを除去した後、コンタクトホ
ールおよび多結晶シリコン膜上に化学気相成長法で高融
点金属シリサイド１８を被着する工程と、 次いで、上面に被着した高融点金属シリサイドおよび多
結晶シリコン膜をエッチバックして除去する工程とが含
まれる半導体装置の製造方法によって解決される。
タクトホール形成予定の絶縁膜１３上に多結晶シリコン
膜１６を被覆し、該多結晶シリコン膜上にレジスト膜マ
スク１７を形成する工程と、 次いで、該レジスト膜マスクを保護マスクにして、前記
多結晶シリコン膜および絶縁膜を順次にエンチングして
コンタクトホールＣを孔あけする工程と、 次いで、レジスト膜マスクを除去した後、コンタクトホ
ールおよび多結晶シリコン膜上に化学気相成長法で高融
点金属シリサイド１８を被着する工程と、 次いで、上面に被着した高融点金属シリサイドおよび多
結晶シリコン膜をエッチバックして除去する工程とが含
まれる半導体装置の製造方法によって解決される。
即ち、本発明は、まず、絶縁膜上に多結晶シリコン膜を
被覆した後、この多結晶シリコン膜と絶縁膜とにコンタ
クトホールを孔あけする。次いで、被覆性の良いＣＶＤ
法によって高融点金属シリサイドをコンタクトホール内
部を含む上面に被着し、表面の高融点金属シリサイドお
よび多結晶シリコンをエッチバンクして除去する。
被覆した後、この多結晶シリコン膜と絶縁膜とにコンタ
クトホールを孔あけする。次いで、被覆性の良いＣＶＤ
法によって高融点金属シリサイドをコンタクトホール内
部を含む上面に被着し、表面の高融点金属シリサイドお
よび多結晶シリコンをエッチバンクして除去する。
そうすると、コンタクトホールのみに高融点金属シリサ
イドが埋没されて、しかも、被覆性や密着性が良くなり
、しかも、表面に凸状に盛り上がって高融点金属シリサ
イド（導電体）が形成される。従って、工程を増加する
ことなく、安定な信輔性の高い接続電極がコンタクトホ
ール内に形成される。その結果、デバイス特性が安定し
て高品質化された半導体デバイスが得られる。
イドが埋没されて、しかも、被覆性や密着性が良くなり
、しかも、表面に凸状に盛り上がって高融点金属シリサ
イド（導電体）が形成される。従って、工程を増加する
ことなく、安定な信輔性の高い接続電極がコンタクトホ
ール内に形成される。その結果、デバイス特性が安定し
て高品質化された半導体デバイスが得られる。
以下に図面を参照して実施例によって詳細に説明すると
、第１図（ａｌ〜（ｆｌは本発明にかかる製造方法の工
程順断面図である。
、第１図（ａｌ〜（ｆｌは本発明にかかる製造方法の工
程順断面図である。
第１図ｆｆｌ参照；まず、ｎ型不純物領域１２を含むシ
リコン基板１１上に膜厚８０００人程度程度ＳＧ膜１３
（燐シリケートガラス膜；絶縁膜）をＣＶＤ法で被着し
、その上に膜厚１０００人の多結晶シリコン膜１６を同
様のＣＶＤ法で被覆する。この多結晶シリコン膜１６は
ＰＳＧ膜１３と後記するタングステンシリサイドとの密
着性を良くするためである。
リコン基板１１上に膜厚８０００人程度程度ＳＧ膜１３
（燐シリケートガラス膜；絶縁膜）をＣＶＤ法で被着し
、その上に膜厚１０００人の多結晶シリコン膜１６を同
様のＣＶＤ法で被覆する。この多結晶シリコン膜１６は
ＰＳＧ膜１３と後記するタングステンシリサイドとの密
着性を良くするためである。
第１図（ｂｌ参照；次いで、その上に窓りを有するレジ
スト膜マスク１７を形成する。この窓りがコンタクトホ
ールを孔開けする部分である。
スト膜マスク１７を形成する。この窓りがコンタクトホ
ールを孔開けする部分である。
第１図（Ｃ）参照；次いで、反応ガスを塩素（Ｃｔ。
）ガスとしたＲＩＥ（リアクティフ゛イオンエツチング
）法によって窓り内の多結晶シリコン膜１６をエツチン
グし、次に、反応ガスを弗素系ガス（例えば、ＣＦ、＋
ＣＨＦｆｆ ）に変えて窓り内のｐｓＧ膜１３を異方性
エツチングして、コンタクトホールＣ（孔径１μｍφ）
を孔あけする。
）法によって窓り内の多結晶シリコン膜１６をエツチン
グし、次に、反応ガスを弗素系ガス（例えば、ＣＦ、＋
ＣＨＦｆｆ ）に変えて窓り内のｐｓＧ膜１３を異方性
エツチングして、コンタクトホールＣ（孔径１μｍφ）
を孔あけする。
第１図（ｄｌ参照；次いで、レジスト膜マスク１７を除
去する。
去する。
第１図ｆｆｌ参照；次いで、ＣＶＤ法によってタングス
テンシリサイド（ＷＳＩＸ ｉ高融点金属シリサイド
）１８をコンタクトホールの内面および多結晶シリコン
膜上に被着する。被着する厚さは８０００人程度程度る
が、コンタクトホール内では孔側面よりタングステンシ
リサイドが成長するためにホールは完全に埋没される。
テンシリサイド（ＷＳＩＸ ｉ高融点金属シリサイド
）１８をコンタクトホールの内面および多結晶シリコン
膜上に被着する。被着する厚さは８０００人程度程度る
が、コンタクトホール内では孔側面よりタングステンシ
リサイドが成長するためにホールは完全に埋没される。
第１図ｆｆｌ参照；次いで、上面のタングステンシリサ
イド１８および多結晶シリコン膜１６をエッチバックし
て除去する。そのエッチハックにはＲＩＥ法を適用して
、反応ガスは六弗化硫黄（ＳＦ４）と塩素（Ｃ１２）と
の混合ガスを使用する。そうすると、多結晶シリコン膜
は全部除去され、タングステンシリサイド１８はコンタ
クトホール上部に僅かに出っ張った状態に形成される。
イド１８および多結晶シリコン膜１６をエッチバックし
て除去する。そのエッチハックにはＲＩＥ法を適用して
、反応ガスは六弗化硫黄（ＳＦ４）と塩素（Ｃ１２）と
の混合ガスを使用する。そうすると、多結晶シリコン膜
は全部除去され、タングステンシリサイド１８はコンタ
クトホール上部に僅かに出っ張った状態に形成される。
その後、コンタクトホールに接続するアルミニウム配線
を形成して、安定な信転性の高い配線が形成できる。即
ち、本発明による製造方法は、タングステンシリサイド
１８を被着する際に、多結晶シリコン膜を介在している
ために、全面的にタングステンシリサイドの密着性が良
くなって、エッチバンクしてもコンタクトホール内に埋
没しているタングステンシリサイドをも剥がすことがな
くなり、コンタクトホール内を十分に充填させた状態と
することができる。従って、安定した接続配線が形成さ
れ、多層配線全体が高品質化、高僧転化される。なお、
コンタクトホール内のタングステンシリサイドはシリコ
ン基板（ｎ型不純物領域）との密着が良いため、ＰＳＧ
膜上のタングステンシリサイドが除去された後では剥が
れは生しない。
を形成して、安定な信転性の高い配線が形成できる。即
ち、本発明による製造方法は、タングステンシリサイド
１８を被着する際に、多結晶シリコン膜を介在している
ために、全面的にタングステンシリサイドの密着性が良
くなって、エッチバンクしてもコンタクトホール内に埋
没しているタングステンシリサイドをも剥がすことがな
くなり、コンタクトホール内を十分に充填させた状態と
することができる。従って、安定した接続配線が形成さ
れ、多層配線全体が高品質化、高僧転化される。なお、
コンタクトホール内のタングステンシリサイドはシリコ
ン基板（ｎ型不純物領域）との密着が良いため、ＰＳＧ
膜上のタングステンシリサイドが除去された後では剥が
れは生しない。
且つ、このようなタングステンシリサイドはｎ型、ｐ型
の両不純物領域に無関係に接続させることができるため
、フォトプロセスなどの処理工程は増加することなく、
しかも、高融点金属シリサイドはシリコン基板と反応せ
ずに、バリヤメタルとしての役目をも果たさせることが
できる。
の両不純物領域に無関係に接続させることができるため
、フォトプロセスなどの処理工程は増加することなく、
しかも、高融点金属シリサイドはシリコン基板と反応せ
ずに、バリヤメタルとしての役目をも果たさせることが
できる。
且つ、上記実施例は高融点金属シリサイドとしてタング
ステンシリサイド（ＷＳｉｘ ）を例としているが、モ
リブデンシリサイド（ＭｏＳｉＸ）などの他のシリサイ
ドを用いても同様の効果があるものである。
ステンシリサイド（ＷＳｉｘ ）を例としているが、モ
リブデンシリサイド（ＭｏＳｉＸ）などの他のシリサイ
ドを用いても同様の効果があるものである。
以上の説明から明らかなように、本発明によれば処理工
程を増加させることなく、安定な信転性の高い接続電極
を形成することができて、半導体デバイスの高信頼化、
高品質化、特性安定に顕著に寄与するものである。
程を増加させることなく、安定な信転性の高い接続電極
を形成することができて、半導体デバイスの高信頼化、
高品質化、特性安定に顕著に寄与するものである。
を示している。
第１図＋ａｌ〜（ｆｌは本発明にかかる製造方法の工程
順断面図、 第２図はコンタクトホールによる接続配線を説明する図
である。 図において、 ｌ、１１はシリコン基板、２，１２はｎ型不純物領域、
３は絶縁膜、 ４は多結晶シリコン、５はア
ルミニウム配線、１３はＰＳＧ膜（絶縁膜）、１６は多
結晶シリコン膜、１７はレジスト膜マスク、１８はタン
グステンシリサイド（高融点金属シリサイド）、 Ｄは窓、 Ｃはコンタクトホール第 １ 菱９ （々υ１）
順断面図、 第２図はコンタクトホールによる接続配線を説明する図
である。 図において、 ｌ、１１はシリコン基板、２，１２はｎ型不純物領域、
３は絶縁膜、 ４は多結晶シリコン、５はア
ルミニウム配線、１３はＰＳＧ膜（絶縁膜）、１６は多
結晶シリコン膜、１７はレジスト膜マスク、１８はタン
グステンシリサイド（高融点金属シリサイド）、 Ｄは窓、 Ｃはコンタクトホール第 １ 菱９ （々υ１）
Claims (1)
- 【特許請求の範囲】 コンタクトホール形成予定の絶縁膜（１３）上に多結
晶シリコン膜（１６）を被覆し、該多結晶シリコン膜上
にレジスト膜マスク（１７）を形成する工程と、次いで
、該レジスト膜マスクを保護マスクにして、前記多結晶
シリコン膜および絶縁膜を順次にエッチングしてコンタ
クトホール（Ｃ）を孔あけする工程と、 次いで、レジスト膜マスクを除去した後、コンタクトホ
ールおよび多結晶シリコン膜上に化学気相成長法で高融
点金属シリサイド（１８）を被着する工程と、 次いで、上面に被着した高融点金属シリサイドおよび多
結晶シリコン膜をエッチバックして除去する工程とが含
まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21781390A JPH0499317A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21781390A JPH0499317A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499317A true JPH0499317A (ja) | 1992-03-31 |
Family
ID=16710143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21781390A Pending JPH0499317A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920763A (en) * | 1997-08-21 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for improving the structural integrity of stacked capacitors |
| US6048763A (en) * | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
-
1990
- 1990-08-17 JP JP21781390A patent/JPH0499317A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920763A (en) * | 1997-08-21 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for improving the structural integrity of stacked capacitors |
| US6048763A (en) * | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
| US6303953B1 (en) | 1997-08-21 | 2001-10-16 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2001223218A (ja) | 半導体装置のタングステンコンタクトプラグの形成方法 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US5607878A (en) | Contact plug forming method | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JPS63147347A (ja) | 半導体装置 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| KR100743660B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| KR940010522B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR100641910B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR20040059918A (ko) | 반도체 소자의 배선 형성방법 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 |