KR940010522B1 - 반도체장치의 다층배선 형성방법 - Google Patents
반도체장치의 다층배선 형성방법 Download PDFInfo
- Publication number
- KR940010522B1 KR940010522B1 KR1019910020705A KR910020705A KR940010522B1 KR 940010522 B1 KR940010522 B1 KR 940010522B1 KR 1019910020705 A KR1019910020705 A KR 1019910020705A KR 910020705 A KR910020705 A KR 910020705A KR 940010522 B1 KR940010522 B1 KR 940010522B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- layer
- tungsten
- contact window
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Abstract
내용 없음.
Description
제 1 도는 종래방법에 의해 상부도전층이 형성된 반도체장치의 접촉창을 도시한 단면도.
제 2a 도 내지 제 2d 도는 종래방법에 의한 반도체장치의 다층배선 형성방법을 설명하기 위해 도시된 단면도들.
제 3a 도 내지 제 3e 도는 본 발명에 의한 반도체장치의 다층배선 형성방법의 일 실시예를 설명하기 위해 도시된 단면도들.
제 4a 도 내지 제 4c 도는 본 발명에 의한 반도체장치의 다층배선 형성방법의 다른 실시예를 설명하기 위해 도시된 단면도들.
제 5a 도 내지 제 5c 도는 발명에 의한 반도체장치의 다층배선 형성방법의 또 다른 실시예를 설명하기 위해 도시된 단면도들.
본 발명은 반도체장치의 금속배선법에 관한 것으로, 특히 고신뢰도의층간접촉을 가능하게 하는 반도체장치의 다층배선 형성방법에 관한 것이다.
반도체장치 제조공정 중에서 특히 금속배선공정은, 주로 스퍼터링(Sputtering)방식에 의한 알루미늄(al) 및 내화성금속(refractory metal)의 증착에 의존하여 왔다. 그러나 반도체장치가 고집적화 될수록 접촉창의 크기는 서어브미크론(submicron)급으로 축소되고 이에따라 접촉창의 외형율(aspect ratio ; 높이/길이)은 증가되기 때문에, 이 스퍼터링 방식에 의한 도전층 형성방법은 자체의 열악한 피복력(stepcoverage) 때문에 접촉창 내에서 도전층이 단선되는 경우를 종종 발생시켰다.
제 1 도는 종래방법에 의해 상부도전층이 형성된 반도체장치의 접촉창을 도시한 단면도로서, 하부도전층(10), 예컨대 반도체기판에 형성된 불순물 확산영역, 상에 형성된 층간절연층(20), 상기 층간절연층에 형성된 접촉창(9), 상기 층간절연층 및 접촉창 전면에 형성된 저저항성 접촉을 위한 박막층(31), 및 상기 박막층 전면에 상부도전층(50)으로 구성된다. 이때 상기 상부도전층은 알루미늄 및 내화성금속과 같은 도전물질로 구성되며, 스퍼터링방식에 의해 증착된다.
상기 제 1 도에서 A부분은 상기 도전층(50)의 단선부분을 나타낸 것으로, 스퍼터링 방식으로 증착된 도전물질의 열악한 단차 피복력에 그 원인이 있다. 상기 단선은 반도체장치의 신뢰성을 저하시키는 커다란 요인으로 작용하기 때문에, 도전물질의 단차 피복력 향상을 위한 많은 연구가 진행되었다. 화학기상증착(chemical Vapor deposition) 방식으로 도전층을 형성함으로써, 열악한 단차피복력에 의해 도전층이 단선되는 것을 방지하는 방법들이 제안되고 있는데, 그 중 한 방법은 블랭켓(blanket) 텅스텐 형성방법이다.
제 2a 도 내지 제 2d 도는 종래방법에 의한 반도체장치의 다층배선 형성방법을 설명하기 위해 도시된 단면도들로서, 블랭켓 텅스텐 형성방법을 이용하여 접촉창을 매몰한 방법이다. 계속해서 소개되는 도면들에 있어서, 상기 제 1 도에서 언급한 참조부호와 동일한 부호는 동일부분을 의미한다.
하부도전층(10)상에 층간절연층(20)을 형성하고, 상기 층간절연층을 부분적으로 제거하여 상부도전층(도시되지 않음)을 하부도전층에 접속시키기 위한 접촉창(9)을 형성한 후, 상기 층간절연층 및 접촉창 전면에 글루층(glue layer)을 형성한다. 이때 상기 글루층은 티타늄(Ti)이나 티타늄/티타늄나이트라이드(Ti/TiN)을 증착한 물질층으로, 텅스텐의 증착을 용이하게 하기 위해 형성된다(제 2a 도). 이어서 결과물 전면에 텅스텐을 증착하여 제 2 도전층(40)을 형성한다. 일반적으로, 텅스텐 증착공정에는, 실래인환원반응(SiH4reduction reaction 2WF6+ 3SiH4→ 2W + 3SiF4+ 6H2)과 수소환원반응(H2reduction reaction ; WF6+ 3H2→ W + 6HF)이 있는데, 수소환원반응에 의해 형성된 텅스텐 막이 실래인환원반응에 의해 형성된 텅스텐 막보다 막질이 좋으나, 상기 글루층에서는 수소환원반응에 의한 텅스텐막이 잘 형성되지 않기 때문에 실래인환원반응 + 수소환원반응에 의한 텅스텐 막 형성공정이 많이 이용되고 있다. 이때 수소환원반응에 의해 형성된 텅스텐 알갱이(grain)(40b)가 실래인환원반응에 의해 형성된 텅스텐 알갱이(40a)보다 크므로, 이로인해 증착공정동안 접촉창내에 기공(void)(70)이 형성될 수도 있다(제 2b 도).
제 2 도전층(40)을 에치백함으로써 접촉창에만 상기 제 2 도전층을 남기는 공정이 반도체산업에 주류를 이루고 있는데, 이는 텅스텐 식각/글루층 식각의 2단계 에치백공정으로 진행된다. 이때 상기 텅스텐 식각은 6불화항과 아르곤을 혼합한 가스(SF6+ ar)로 진행하며, 티타늄나이트라이드(글루층으로 TiN만 사용했을때)와 텅스텐 사이의 식각 선택비는 1 : 3이고, 상기 글루층 식각은 염소(cl2)가스로 진행하며, 티타늄나이트라이드와 산화막(층간절연층) 사이의 식각 선택비는 10 : 1이다.
이 과정에서, 제 2c 도에 도시된 바와 같이 텅스텐막 형성시 발생한 기공에 의해 형성된 홈(70a)에 의한 문제와, 글루층 과다식각(over etch)에 의한 문제가 발생한다. 상기 텅스텐 식각/글루층 식각후, 알루미늄등과 같은 도전물질을 결과물 전면에 증착하여 패터닝함으로써 상부도전층(50)을 형성할 때, 상기 글루층이 과다식각된 부분 및 상기 홈에는 상기 알루미늄등의 도전물질이 증착되지 못하여 기공(72)이 발생하는 부분이 생기는데, (제 2d 도) 이는, 전기적 물질이동(electromigration), 스트레스 물질이동(stress migration), 및 기공내의 오염(contaminant)등의 많은 문제를 일으켜 소자의 전기적특성을 저하시킨다.
본 발명의 목적은 신뢰성 있는 층간접촉을 가능하게 하는 반도체장치의 다층배선 형성방법을 제공하는데 있다.
본 발명의 상기 목적은, 반도체기판 상에 형성된 접촉창을 도전물질로 매몰하여 다층배선을 형성하는데 있어서, 하부도전층 상에 형성된 층간절연층에 접촉창을 형성하는 공정 ; 상기 접촉창이 형성되어 있는 기판 표면에 글루층을 형성하는 공정 ; 상기 글루층 전면에, 상기 층간절연층의 표면으로부터 소정의 두께를 갖도록 제 1 도전층을 형성하는 공정 ; 상기 제 1 도전층을 소정량만큼 에치백하는 공정 ; 결과물 전면에 제 2 도전층을 형성하는 공정 ; 및 층간절연층 상에 적층되어 있는 물질들을 패터닝함으로써 상부도전층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 다층배선 형성방법에 의해 달성된다.
또한, 본 발명의 상기 목적은, 반도체기판 상에 형성된 접촉창을 도전물질로 매몰하여 다층배선을 형성하는데 있어서, 하부도전층 상에 형성된 층간절연층에 접촉창을 형성하는 공정 ; 상기 접촉창이 형성되어 있는 기판 전면에 글루층을 형성하는 공정 ; 상기 글루층 전면에, 상기 층간절연층의 표면으로부터 소정의 두께를 갖도록 텅스텐을 증착하는 공정 ; 상기 텅스텐을 식각/증착하는 공정을 소정회 진행하는 공정 ; 에치백 공정으로, 상기 텅스텐을 소정량 제거하는 공정 ; 및 층간절연층 상에 적층되어 있는 물질들을 패터닝함으로써 상부도전층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 다층배선 형성방법에 의해 달성된다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세하게 설명하고자 한다.
제 3a 도 내지 제 3e 도는 본 발명에 의한 반도체장치의 다층배선 형성방법의 일 실시예를 설명하기 위해 도시된 단면도들이다.
먼저, 제 3a 도를 참조하면, 하부도전층(10)상에 접촉창(9)을 형성하는 공정을 도시한 것으로서, 불순물확산영역을 갖는 실리콘기판 또는 임의의 도전물질로 된 도전층으로 이루어진 하부도전층 상에, 예컨대 1.0㎛ 정도의 두께로 산화막을 증착하여 층간절연층(20)을 형성하고, 통상의 사진식각공정을 진행하여, 예컨대 0.5㎛×0.5㎛ 크기의 서어브미크론급 접촉창(9)을 형성한다. 이때, 상기 접촉창의 크기는 변화되어도 무관하다.
제 3b 도를 참조하면, 글루층(30)을 형성하는 공정을 도시한 것으로서, 접촉창(9)이 형성되어 있는 기판 전면에, 예컨대 티타늄나이트라이드(TiN)이나 티타늄/티타늄나이트라이드(Ti/TiN)와 같은 물질을 약 0.1㎛정도의 두께로 증착함으로써 상기 글루층을 형성한다. 이때 상기 글루층은 제 1 도전층으로 증착되는 텅스텐의 증착을 용이하게 하기 위해 형성되는데, 통상 상기 텅스텐은 산화막 위에서는 잘 증착되지 않기 때문에, 증착하고자 하는 표면에 Ti나 TI/TiN와 같은 물질을 미리 형성한 후 상기 텅스텐을 증착한다. 상기 글루층은 상술한 Ti이나 TI/TiN 뿐만 아니라, 티타늄실리사이드(TiSi2), 텅스텐실리사이드(WSi2), 몰리드늄실리사이드(MoSi2)등의 실리사이드(silicide)로 제작될 수도 있다.
제 3c 도를 참조하면, 제 1 도전층(40)을 증착하는 공정을 도시한 것으로서, 상기 글루층(30)이 형성되어 있는 기판 전면에, 상기 제 2b 도에서 상술한 바와같은 방법(실래인환원반응+수소환원반응)으로 텅스텐을 증착하는데, 약 450℃ 정도의 온도에서 약 0.6㎛~0.8㎛ 정도의 두께로 형성한다. 이때 상기 제 1 도전층(40)으로 TiSi2, WSi2, MoSi2, 탄탈륨실리사이드(TaSi2)등의 실리사이드중 어느 한 물질 또는 조합된 물질을 사용할 수도 있다.
제 3d 도를 참조하면, 상기 제 1 도전층을 에치백하는 공정을 도시한 것으로서, 6불화황과 아르곤의 혼합가스로 제 1 도전층으로 증착된 상기 텅스텐을 에치백해내는데, 상기 글루층(30) 표면에서 약 0.1㎛∼0.2㎛정도의 두께로 상기 텅스텐이 남을때까지 진행한다.
제 3e 도를 참조하면, 글루층(30), 제 1 도전층(40) 및 제 2 도전층(50)으로 이루어진 상부도전층을 형성하는 공정을 도시한 것으로서, 제 1 도전층이 형성되어 있는 결과물전면에 스퍼터링방식으로, 예컨대 알루미늄등과 같은 도전물질을 약 0.5㎛ 정도의 두께로 증착한 다음, 사진식각공정을 진행함으로써 글루층(30), 제 1 도전층(40) 및 제 2 도전층(50)으로 이루어진 상기 상부도전층을 형성한다. 이때 상기 상부도전층의 선폭 및 간격은 약 0.5㎛ 정도이고, 두께는 약 0.7㎛∼0.8㎛ 정도이다.
상기 제 3a 도 내지 제 3e 도에서 상술한 공정에 의하면, 글루층 위에 소정두께의 텅스텐을 남겨 글루층/텅스텐/알루미늄의 구조로 상부도전층을 형성함으로써, 상기 제 2c 도 및 제 2d 도에서 언급한 바와 같은 글루층의 과다식각을 방지할 수 있다.
제 4a 도 내지 제 4c 도는 본 발명에 의한 반도체장치의 다층배선 형성방법의 다른 실시예를 설명하기 위해 도시된 단면도들로서, 접촉창 내에서의 기공발생을 방지함으로써 신뢰성 있는 층간접촉을 실현한 경우이다.
상기 제 3a 도 및 제 3b 도에서 상술한 바와같은 방법으로 글루층(30)까지 형성된 반도체기판 전면에, 상기 제 2b 도에서 언급한 바와같은 방법으로, 제 1 도전층으로 사용되는 텅스텐을, 예컨대 약 0.3㎛ 정도의 두께로 증착한다(제 4a 도). 이어서 상기 텅스텐을 식각대상물로 한 에치백공정을 결과물전면에 행함으로써 접촉창내에 증착되는 상기 텅스텐의 측벽이 θ만큼 기울어지도록 한다. 이때 상기 에치백공정으로 경사식각방법을 이용할 수도 있다. 텅스텐의 측벽이 θ만큼 기울어지면, 상기 제 2c 도에서 표시된 홈(70a)의 입구가 넓혀지게 되고, 이는 접촉창의 외형율을 작게하는 효과가 있으므로 기공발생을 방지할 수 있다(제 4b 도). 이어서, 수소환원반응에 의해 텅스텐을 재증착하고, 에치백함으로써, 상기 접촉창을 완전히 채우는 형태로 제 1 도전층(40)을 형성한다. 상부도전층은 상기 제 3e 도에서 설명한 바와 같은 방법으로 형성된다(제 4c 도).
제 5a 도 내지 제 5c 도는 본 발명에 의한 반도체장치의 다층배선 형성방법의 또 다른 실시예를 설명하기 위해 도시된 단면도들로서, 접촉창 내부에만 제 1 도전층(40)을 남긴 경우이다.
상기 제 4a 도 및 제 4b 도에서 설명한 것과 같은 방법으로 텅스텐막을 형성하고, 수소환원반응으로 텅스텐을 재증착하여 접촉창을 완전히 매몰시킨 후(제 5a 도), 상기 글루층(30)을 식각종료점으로 하고 상기 텅스텐을 식각대상물로 한 에치백공정을 진행함으로써 상기 접촉창 내에서만 제 1 도전층(40)이 남도록 한다(제 5b 도). 상부도전층은 상기 제 3e 도에서 설명한 바와같은 방법으로 형성된다(제 5c 도).
상기 제 5a 도 내지 제 5c 도에서 상술한 방법에 의하면, 층간절연층 상에 글루층이 남도록 제 1 도전층을 에치백함으로써, 상기 제 2c 도에서 상술한 바와같은 글루층 과다식각을 방지할 수 있다.
상술한 본 발명에 의한 반도체장치의 다층배선 형성방법에 의하면, 글루층 위에 소정두께의 텅스텐을 남겨 글루층/텅스텐/알루미늄의 구조로 상부도전층을 형성함으로써 글루층의 과다식각을 방지하고, 텅스텐을 증착할 때 증착/식각하는 공정을 소정회 반복함으로써 접촉창 내에서의 기공발생을 방지함으로써, 고신뢰도의 층간접촉을 가능하게 하였다.
본 발명이 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.
Claims (15)
- 반도체기판 상에 형성된 접촉창을 도전물질로 매몰하여 다층배선을 형성하는데 있어서, 하부도전층상에 형성된 층간절연층에 접촉창을 형성하는 제 1 공정 ; 상기 접촉창이 형성되어 있는 기판 전면에 글루층을 형성하는 제 2 공정 ; 글루층 전면에, 상기 글루층의 표면으로부터 소정의 두께를 갖도록 제 1 도전층을 형성하는 제 3 공정 ; 상기 제 1 도전층의 측벽을 경사지게 하기 위한 경사식각 공정을 행하는 제 4 공정, 결과물 상에 제 1 도전층을 증착하는 공정을 1회 이상 반복하는 제 5 공정, 결과물 전면에 제 2 도전층을 형성하는 제 6 공정 ; 및 층간절연층 상에 적층되어 있는 물질들을 패터닝함으로써 상부도전층을 형성하는 제 7 공정을 포함하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 1 항에 있어서, 상기 글루층은 티타늄나이트라이드, 또는 티타늄/티타늄나이트라이드중 어느 한 물질로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 1 항에 있어서, 상기 글루층은 TiSi2, WSi2, MoSi2등의 실리사이드중 어느 한 물질 또는 이들의 조합된 물질로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 1 항에 있어서, 상기 제 1 도전층의 두께는 0.5㎛∼0.7㎛ 정도인 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 2 항 또는 제 3 항중 어느 한 항에 있어서, 상기 제 1 도전층으로 텅스텐을 사용하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 2 항 또는 제 3 항중 어느 한 항에 있어서, 상기 제 1 도전층으로 TiSi2, WSi2, MoSi2, TaSi2등의 실리사이드중 어느 한 물질 또는 이들의 조합된 물질을 사용하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 5 항에 있어서, 제 1 도전층을 형성하는 상기 제 3 공정은, 실래인환원반응 방식에 의한 화학기상증착법으로 텅스텐을 증착하는 공정과, 수소환원반응 방식에 의한 화학기상증착법으로 상기 텅스텐을 재증착하는 공정으로 진행되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 5 항에 있어서, 결과물 상에 제 1 도전층을 증착하는 공정을 1회 이상 반복하는 상기 제 5 공정은, 상기 수소환원반응 방식에 의한 화학기상증착법으로 텅스텐을 증착하는 공정을 1회 이상 반복하는 것임을 특징으로 하는 다층배선 형성방법.
- 제 7 항에 있어서, 상기 제 1 도전층은 약 0.3㎛ 정도의 두께로 증착되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 8 항에 있어서, 상기 텅스텐 증착공정에 의해 증착되는 텅스텐의 두께는 약 0.5㎛∼0.7㎛ 정도인 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 1 항에 있어서, 상기 제 4 공정은, 글루층 상에 소정의 두께로 상기 제 1 도전층이 남도록 진행되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 11 항에 있어서, 상기 소정의 두께는 약 0.1㎛∼0.2㎛ 정도인 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제 1 항에 있어서, 상기 제 2 도전층으로 알루미늄을 사용하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 반도체기판 상에 형성된 접촉창을 도전물질로 매몰하여 다층배선을 형성하는데 있어서, 하부도전층상에 형성된 층간절연층에 접촉창을 형성하는 제 1 공정, 상기 접촉창이 형성되어 있는 기판 전면에 글루층을 형성하는 제 2 공정, 상기 글루층 전면에, 글루층의 표면으로부터 소정의 두께를 갖도록 텅스텐을 증착하는 제 3 공정, 상기 텅스텐을 식각/증착하는 공정을 1회 이상 반복함으로써 상기 접촉창 내에 텅스텐을 매몰하는 제 4 공정, 결과물 전면에 제 2 도전층을 형성하는 제 5 공정 및 층간절연층 상에 적층되어 있는 물질들을 패터닝함으로써 상부도전층을 형성하는 제 6 공정을 포함하는 것을 특징으로 하는 다층배선 형성방법.
- 제 14 항에 있어서, 상기 제 4 공정은, 글루층 상에 텅스텐이 남도록 진행되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020705A KR940010522B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체장치의 다층배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020705A KR940010522B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체장치의 다층배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011196A KR930011196A (ko) | 1993-06-23 |
| KR940010522B1 true KR940010522B1 (ko) | 1994-10-24 |
Family
ID=19323142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020705A KR940010522B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체장치의 다층배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010522B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669663B2 (en) | 2004-04-28 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Wiring over substrate, semiconductor device, and methods for manufacturing thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389927B1 (ko) * | 2001-06-07 | 2003-07-04 | 삼성전자주식회사 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
-
1991
- 1991-11-20 KR KR1019910020705A patent/KR940010522B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669663B2 (en) | 2004-04-28 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Wiring over substrate, semiconductor device, and methods for manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011196A (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US6445073B1 (en) | Damascene metallization process and structure | |
| US6465888B2 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US6147402A (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| EP0955672A2 (en) | Interconnect structures for integrated circuits | |
| US5227335A (en) | Tungsten metallization | |
| KR20010023696A (ko) | Ｃｖｄ 장벽층을 갖는 보더리스 비아들 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| KR940010522B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP3308806B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| US7381638B1 (en) | Fabrication technique using sputter etch and vacuum transfer | |
| KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
| KR950004838B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0179293B1 (ko) | 반도체 소자의 금속배선 구조 및 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |