KR950004838B1 - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950004838B1 KR950004838B1 KR1019910020508A KR910020508A KR950004838B1 KR 950004838 B1 KR950004838 B1 KR 950004838B1 KR 1019910020508 A KR1019910020508 A KR 1019910020508A KR 910020508 A KR910020508 A KR 910020508A KR 950004838 B1 KR950004838 B1 KR 950004838B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- semiconductor device
- film
- deposited
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims abstract description 22
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- 239000010937 tungsten Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000012495 reaction gas Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 22
- 238000001312 dry etching Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래 기술에 따른 텅스텐 플러그(W-pulg)형성부위의 위상(Topology)을 나타낸 단면도.
제2도는 본 발명에 따른 제1실시예를 나타낸 단면도.
제3도는 본 발명에 따른 제2실시예를 나타낸 단면도.
제4도는 본 발명에 따른 제3실시예를 나타낸 단면도.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 특히 16메가 디램(MDRAM)이상의 차세대 반도체 소자 제조 공정중 배선 기술의 신뢰성 향상을 위한 텅스텐 플러그(W-plug)형성 및 배선 배선에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 다층 배선의 구조가 필요하게 되며 각 층 사이를 연결하는 상호연결층(inter-connected layer)의 특성이 중요할 뿐 아니라 상호 연결을 위한 콘택(contact)의 구조 역시 소자의 특성에 큰 영향을 미치게 된다. 다층 배선 구조에 있어서 배선 공정이 추가됨에 따라 위상 차가 커져서 평탄성이 감소되고 전기적 이동(electromigration), 부식(corrosion), 힐록(hillock)등의 새로운 불량모드가 생기기도 한다. 따라서, 다른 공정에 영향을 미치지 않는 새로운 재질이 요구되는데, 실리콘과 산화막에 흡착성이 뛰어난 재질로 알미늄(Al), 티타늄(Ti), TiW, TiN막등이 가장 좋다.
콘택의 종횡비(縱橫比, aspect ratio)가 큰 ULSI(Ultra Large Scale Intergration)소자에 있어서, 알미늄 배선 단층에서는 이미 도통을 형성할 수 없게 되어 콘택의 매립 기술은 필수로 되어 가고 있다. 현재 실용화되어 있는 매립 기술로서 폴리실리콘막(BPC)에 의한 것이 있으나, 콘택 저항이 높고 공정이 복잡하기 때문에 텅스텐(W)막에 의한 것이 유력시되고 있다.
W는 다음과 같은 특성 때문에 다중 배선 공정에 많이 사용된다. 우선, 전기적 이동, 힐록 형성, 습기에 기인한 부식에 대한 저항력이 강하다. 둘째로, CVD(Chemical Vapor Deposition)의 수단에 의하여 증착될 수 있다. 따라서 스퍼터(sputter)침적이나 증착막(Al막)에 의해 수행되는 것보다 단차 피복성(stepcoverage)이 좋다. 셋째로, 선택 CVD의 사용은 W가 콘택홀(hole)과 매우 높은 종횡비를 갖는 바이어스(Bias)를 허락하고, 또한 패턴된 Al선 위에 선택적으로 침적하게 한다. 마지막으로, CVD W는 프레임 되지 않은 바이어스를 허락하고 콘택 홀이 수행되게 하여 회로의 패킹(packing)밀도를 증가시킨다.
W막의 형성 방법에는 선택(selective)성장과 전면(Blanket)성장이 있다. 일반적으로 블랭킷(Blanket,BLK)성장이 선택 성장보다 많이 쓰이고 있는데, 선택 성장은 깊이가 다른 콘택 홀을 동시에 매립하는 것이 불가능하고, 밑층인 실리콘과의 반응을 억제할 필요가 있고 항상 완전한 선택성을 얻기가 어렵다.
이에 반하여 BLK-W는 선택 성장에 의한 것보다 막의 형성이 비교적 용이하며, 다른 콘택홀을 동시에 매립할 수 있다. 또한, 산화막과 밀착층을 높이기 위하여 사용하는 Ti계의 밀착층 때문에, 비교적 고온에서 형성하여도 W가 Si으로 침입하는 것을 억제할수 있어 양호한 전기 특성을 얻을수 있다.
이와 같은 BLK-W에 대한 기술은 "블랭킷 W-CVD에 의한 콘택홀 매립 기술(월간 Semiconductor World pp 220~224, 1990)"에 실려 있다.
그런데 상기한 종래 기술에서는 제1도에 도시한 바와 같이 콘택(1,2)끼리의 깊이 차이가 크고, 큰 단차 부위(3)를 가지며 위상차가 심한 부분(4)을 갖는 경우 W를 증착하고 W 에치 백(etch back)에 의하여 W-플러그를 형성하였을 때 다음과 같은 문제점이 발생한다. 즉, 단차 부위 및 위상차가 심한 부분에서 W잔존물(residue)이 발생되고, 이 잔존물을 완전히 제거하기 위하여 과다한 식각을 하였을 때 제1의 깊은 콘택(2)부위에서는 배선 재료의 스텝 커버리지를 향상시킬 수 있을 정도로 양호한 W-플러그를 형성시킬수 있으나, 낮은 깊이의 콘택(1)부위에서의 W-플러그 형성은 거의 불가능할 뿐만 아니라, 밑층, 예를 들면 비트 라인(bit line)까지 식각됨으로써 배선의 신뢰성을 크게 저하시키는 단점이 있었다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 콘택 깊이가 상대적으로 낮은 부분에 W에치 백시 사용되는 반응 가스에 대하여 고선택성을 갖는 막을 증착함으로써 W에치 백시 깊이가 낮은 콘택 부위의 밑층까지 식각되는 현상을 방지할수 있는 반도체 장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 큰 단차 부위 및 위상차가 심한 부분에서의 W잔존물을 용이하게 제거하면서, 깊은 콘택 부분에 배선 재료의 스텝 커버리지를 향상시킬 수 있는 이상적인 W-플러그를 형성시킬 수 있는 반도체장치 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 Al합금과 같은 배선 재료로 배선을 할 때 깊이가 낮은 콘택의 경우, 배선 재료의 스텝 커버리지를 향상시키기 위하여 습식 식각을 하여 콘택 주위를 둥글게 식각한 후 밑층 위에 증착한 고선택성 막을 W 및 밀착층(Ti/TiN)에 대하여 선택적으로 식각한 후 전(全)콘택을 동시에 배선함으로써 배선 기술의 신뢰성을 향상시킨 반도체 장치 및 그 제조방법을 제공하는데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 큰 단차 부위가 존재하며 콘택끼리의 깊이의 차이가 크고 콘택 주위의 위상차가 심한 경우, 낮은 콘택 부분의 밑층위에 W에치 백시 사용하는 반응 가스에 대하여 고선택성을 갖는 막과, 상기 고선택성 막 위에 W에치 백에 의해 형성되는 W-플러그가 형성되어 있는 것을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 깊이가 낮은 콘택 부분의 밑층 위에 증착하는 막질로서 Al합금 같은 배선 재료를 사용할 수 있음을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 큰 단차 부위가 존재하며 콘택 끼리의 깊이가 차이가 크고 콘택 주위의 위상이 심한 경우, 낮은 콘택 부분의 밑층 위에 W에치 백시 사용하는 반응 가스에 대하여 고선택성 막을 증착한 후, W에치 백에 의한 W-플러그 형성 및 배선을 시키는 공정을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면에 따라 상세히 설명한다.
제2도는 본 발명에 따른 제1실시예를 도시한 것이다.
제2a도는 밑층(11)패턴을 형성하기 위한 것으로 밑층(11), 예를 들면 비트라인 위에 W에치 백시 사용하는 SF6주반응 가스에 대하여 고선택성을 가지는 막(12), 예를 들면 질화막을 증착한 후 사진 공정 및 건식 식각을 하여 밑층(11)까지 식각 한 후 감광액을 제거한다.
제2b도에서는 콘택을 형성하기 위하여 산화막(13)을 증착시킨다. 그 다음 사진 공정 및 건식 식각을 하여 콘택(14)을 형성한 다음 감광액을 제거한다(제2c도).
제2d도를 참조하면 상기 제2c도 공정에서 배선 재료 및 W와 밀착층의 스텝커버리지 향상을 위하여 사진 공정 후, 습식 식각을 하여 콘택(14)주위를 둥글게 식각할 수도 있다.
제2e도에서는 전콘택(14)내부에 밀착층(Ti-TiN)(15)을 증착한 후 W(16)를 증착시킨다. 이때 밀착층으로 Ti-TiN을 사용할 수도 있다. 그 다음 W(16)를 에치 백하여 콘택 내에 W-플러그(16')를 형성시킨다(제2f도).
제2g도는 밑층(11)과의 전기적 접속을 위한 것으로 깊이가 낮은 콘택부분(14)의 밑층(11)위에 증착한 막을 건식 식각한다. 이때 건식 식각하는 반응 가스로는 W 및 밀착층(15)에 대하여 고선택성을 가지는 가스를 사용한다.
제2h도는 콘택 상호간에 접속을 위한 것으로 Al합금과 같은 배선 재료(17)을 증착한 후, 사진 공정 및 건식 식각을 하여 전 콘택을 동시에 배선시킨다. 이때 장벽 금속(Ti/TiN 또는 TiW)을 증착한 후 배선재료를 증착하여 사진 공정 및 건식 식각을 할수도 있다.
제3도는 본 발명에 따른 제2실시예를 도시한 것으로, 제3a도를 참조하면, 밑층(11)을 형성한 후, W에치 백시 사용하는 반응 가스에 대하여 고선택성막(12)을 증착한다.
제3b도에서는 콘택을 형성하기 위하여 산화막(13)을 증착시킨다. 그 다음 사진 공정 및 건식 식각을 하여 콘택(14)을 형성한 다음 감광액을 제거한다(제3c도).
제3d도를 참조하면 실시예1의 제2d와 동일한 공정을 진행시킨다.
제3e도에서는 전콘택 내부에 밀착층(Ti/TiN)(15)을 증착한 후 W(16)를 증착시킨다. 그 다음 W(16)를 에치 백하여 콘택 내에 W-플러그(16')를 형성시킨다(제3f도).
제3g도는 밑층(11)과의 전기적 접속을 위한 것으로 실시예 1의 제2g도와 동일하다.
제3h도는 콘택 상호간의 접속을 위한 것으로 Al합금과 같은 배선 재료(17)을 증착한 후, 사진 공정 및 건식 식각을 하여 전 콘택을 동시에 배선시킨다. 이때, 장벽금속(Ti/TiN또는 TiW)을 증착한 후 배선재료를 증착하여 사진공정 및 건식 식각을 할 수도 있다.
제4도는 본 발명에 따른 제3실시예를 도시한 것이다.
제4a도에서는 밑층(11)을 형성시킨다. 그 다음 콘택을 형성하기 위하여 산화막(13)을 증착시킨다(제4b도).
제4c도를 참조하면 낮은 깊이의 콘탠(14)을 형성하기 위하여, 사진 공정 및 건식 식각을 한 후 감광액을 제거시킨다. 이때 배선 재료의 스텝 커버리지를 향상시키기 위하여 사진 공정 후 습식 식각을 하여 콘택 주위를 둥글게 식각할 수도 있다.
제4d도에서는 W에치 백시 사용하는 반응 가스에 대하여 고선택성 막(12)을 전면에 증착한 다음 산화막에 대하여 선택적으로 식각한다.
제4e도를 참조하면 상기한 제4d도에서 증착한 고선택성의 막질로서 Al합금같은 배선 재료를 사용할 수도 있다. 이 경우 장벽 금속( Ti/TiN 또는 TiW)(18)을 증착한 후, Al합금 같은 배선 재료(17)를 증착하여 사진 공정 및 건식 식각을 하여 배선시킬 수도 있다.
제4f도를 참조하면 사진 공정 및 건식 식각을 하여 깊이가 깊은 콘택(14)을 뚫고 감광액을 제거시킨다. 이때 W 및 밀착층의 스텝 커버리지를 향상시키기 위하여 사진 공정 후 습식 식각을 하여 콘택 주위를 둥글게 식각할 수도 있다.
그 다음 전 콘택 내부에 밀착층(15)을 장착한 다음 W(16)를 증착시킨다(제4g도).
제4h도에서는 W을 에치 백하여 콘택 내에 W-플러그(16')를 형성시킨다.
제4i도는 콘택 상호간에 접속을 위한 것으로 깊이가 낮은 콘택 부분의 밑층(11)위에 증착한 막(15)을 선택적으로 건식 식각한 다음, Al합금같은 배선 재료(17)를 증착한 후 사진 공정 및 건식 식각하여 전콘택을 동시에 배선시킨다.
본 발명에 따르면, 큰 단차 부위가 존재하며 콘택끼리의 깊이 차이가 크며, 콘택 주위의 위상차가 심한 경우, 낮은 콘택 부분의 밑층 위에 W에치 백시 사용하는 반응 가스에 대하여 고선택성 막을 증착함으로써 W에치 백시 밑층까지 식각하는 현상을 방지할 수 있고, 단차 부위 및 위상 부위의 W잔존물을 완전히 제거시킬수 있기 때문에 배선 기술의 신뢰성을 크게 향상시킬수 있는 잇점이 있다.
Claims (5)
- 큰 단차 부위가 존재하며 콘택끼리의 깊이의 차이가 크고 콘택 주위의 위상차가 심한 반도체 장치에 있어서, 상대적으로 낮은 콘택 부분의 밑층 위에 W에치 백시 사용하는 반응 가스에 대하여 고선택성을 갖는 막과, 상기 고선택성 막 위에 형성되는 텅스텐 플러그를 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기한 각 텅스텐 플러그를 배선하여 하나의 소자를 구성하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 깊이가 낮은 콘택 부분이 밑층 위에 증착하는 막질로서 Al합금 같은 배선 재료를 사용할 수 있음을 특징으로 하는 반도체 장치.
- 큰 단차 부위가 존재하며 콘택 끼리의 깊이의 차이가 크고 콘택 주위의 위상이 심한 경우, 낮은 콘택 부분의 밑층 위에 W에치 백시 사용하는 반응 가스에 대하여 고선택성 막을 증착한 후, W에치 백에 의한 텅스텐 플러그 형성 및 배선을 시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 깊이가 낮은 콘택 부분의 밑층 위에 증착하는 막질로서 Al합금 같은 배선 재료를 사용하여 공정을 행함을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020508A KR950004838B1 (ko) | 1991-11-18 | 1991-11-18 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020508A KR950004838B1 (ko) | 1991-11-18 | 1991-11-18 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011187A KR930011187A (ko) | 1993-06-23 |
| KR950004838B1 true KR950004838B1 (ko) | 1995-05-13 |
Family
ID=19322988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020508A KR950004838B1 (ko) | 1991-11-18 | 1991-11-18 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950004838B1 (ko) |
-
1991
- 1991-11-18 KR KR1019910020508A patent/KR950004838B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011187A (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4582563A (en) | Process for forming multi-layer interconnections | |
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| US5654233A (en) | Step coverage enhancement process for sub half micron contact/via | |
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| JP3708732B2 (ja) | 半導体装置の製造方法 | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| US5227335A (en) | Tungsten metallization | |
| US6653737B2 (en) | Interconnection structure and method for fabricating same | |
| US5260232A (en) | Refractory metal plug forming method | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| KR20000048295A (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| KR950004838B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5837608A (en) | Method of filling a contact hole in a semiconductor device using vertical growth of metal | |
| US5948705A (en) | Method of forming interconnection line | |
| KR940010522B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3620520B2 (ja) | 半導体装置の製造方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| KR19980034582A (ko) | 반도체장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |