JPH03280545A - 半導体装置の配線形成方法 - Google Patents

半導体装置の配線形成方法

Info

Publication number
JPH03280545A
JPH03280545A JP8267390A JP8267390A JPH03280545A JP H03280545 A JPH03280545 A JP H03280545A JP 8267390 A JP8267390 A JP 8267390A JP 8267390 A JP8267390 A JP 8267390A JP H03280545 A JPH03280545 A JP H03280545A
Authority
JP
Japan
Prior art keywords
layer
connection holes
conductor
substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8267390A
Other languages
English (en)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8267390A priority Critical patent/JPH03280545A/ja
Publication of JPH03280545A publication Critical patent/JPH03280545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の配線形成方法に関し、特に配線
接続孔を導体で埋め込む方法に関・する。
〔従来の技術〕
従来、半導体装置の配線形成方法は、一般に基板上に形
成した絶縁膜に接続孔を設けた後アルミニウムまたはア
ルミニウム合金層を全面に堆積しフォトレジスト工程を
用いて配線層を形成する。
近年デバイスの高集積化に件って、配線及び接続孔の微
細化が進んでいる。しかしながら絶縁膜の膜厚は配線間
容量や絶縁性等の関連から、比例して減少させることが
できない、したがって、従来よりも開孔径に対する開孔
の深さの割合(アスペクト比)が大きくなる為、相対的
に深い孔の中まで配線金属層を形成する必要がある。し
かし従来のスパッタリング法や蒸着法を用いて金属層を
形成した場合第3図に示す様に、接続孔内部では膜厚が
薄くなり断線を生じたり半導体装置の信頼性を著しるし
く損なう。この様な深い接続孔に対応した接続法として
接続孔内に導体を埋め込む方法がある。一つの方法とし
て、段差被覆性の良好な気相成長法を用いて接続孔の開
孔半径以上の膜厚で全面成長を行うことによって、接続
孔内に導体を充填することができる。しかしある程度接
続孔が深くなると開口の底部で成長速度が遅くなり第4
図に示す様に接続孔内部に空胴を生じ安定した電気的接
続が困難である。一方、特願昭59−72132号によ
ればタングステンの弗化物等の金属ハロゲン化物をシラ
ンで還元して接続孔内のシリコン上に選択的に金属ある
いは金属シリサイド層を気相成長することができる。こ
の方法は深い接続孔においても成長膜厚の制御によって
第5図に示す様に完全に埋め込むことが可能である。
〔発明が解決しようとする課題〕
信頼性の高い配線層を形成する為には、接続孔のみなら
ずシリコン基板上に形成された素子分離の為のシリコン
酸化膜やトランジスタの電極配線等の段部に於いても、
−様な膜厚で配線層が形成できる様に、眉間絶縁膜を平
坦化する必要がある。第1図(a)にシリコン基板1上
のフィール化した層間II!5を形成した様子を示す、
しかしこの様な断面構造に対して不純物拡散層3と多結
晶シリコン層4上に同時に接続孔を設け、前記従来の気
相成長による選択成長を用いて接続孔を埋め込む場合、
接続孔の深さの違いの為、双方を平坦に埋め込むことが
できない。例えば多結晶シリコン層4上に浅い接続孔を
設け、不純物拡散M3上に深い接続孔を形成し、浅い接
続孔の深さに合わせて成長した場合拡散層3上の深い接
続孔を埋め込み切れず開孔の段が残る。逆に深い接続孔
に合わせた場合、浅い接続孔では盛り上がり、かつ横方
向にも広がって成長が進む為微細化が困難になるという
欠点を有している。
〔課題を解決するための手段〕
本発明の半導体装置の配線形成方法は、表面に段差のあ
る基板上に絶縁膜を設けて表面を平坦化する処理を行な
う工程と、前記絶縁膜の所定箇所を開孔して前記基板表
面の導電部を露出させて接続孔を複数設ける工程と、選
択気相成長法により前記接続孔の全てにおいてその深さ
を越えない厚さの埋込導体層を形成する工程と、全面に
他の導体層を被着する工程とを含むというものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(c)は本発明の第1の実施例を説明す
るための工程順に示す縦断面図である。
シリコン基板1上にフィールド酸化M2.不純物拡散層
3.及び多結晶シリコンM4(電極配線層)を形成した
ものを基板として、その上に気相成長法を用いてリンを
添加したS i 02系ガラスからなるPSG層5を1
.0μm成長し、表面を平坦化する為、950℃窒素雰
囲気中でPSG層のりフロー処理を行う(第1図(a)
)、次に、CF4系のガスプラズマを用いたりアクティ
ブイオンエツチングによりPSG層の所定の位置、すな
わち多結晶ポリシリコン層4.不純物拡散層3上にそれ
ぞれ接続孔6a、6bを設ける0次に減圧チャンバー内
で基板温度を200℃〜300℃にして、WF6とS 
i H4をソースガスとして、接続孔内6a、6bのシ
リコン上に選択的に第1のタングステン層を気相成長し
て埋込導体層7 a 、 7 bを形成する。成長は、
深さの浅い接続孔6aが埋め込まれた時点で停止する(
第1図(b))、次にS i H4カスをH2カスに切
り換え、基板温度を400℃〜500”Cとし、接続孔
内及び絶縁膜(PSG層5)上の全域にわたって、第2
のタングステン層8(他の導体M)を成長する。この成
長膜は段差被覆性のよいプロセスによっているので、深
い接続孔6bの半径具−Vの膜厚とすることによって接
続孔内は完全にタングステンで埋ま込まれかつ全面に第
2のタングステン層8が成長する。第2のタングステン
層に対して配線パターンを形成することによって、全て
の接続孔が完全に導体で埋め込まれかつ表面が平坦な配
線が形成される。
第2図は本発明の第2の実施例を説明するための縦断面
図である。先ず第1の実施例と同様に接続孔内に選択的
に第1のタングステン層を成長し第1図(b)の状態と
した後、スパッタリング方法により、全面にチタン層9
を厚さ50nm披着する。しかる後第1のタングステン
層と同様の選択成長条件で、第2のタングステン層8を
成長する。このときの選択成長はTi表面に対しても成
長が行なわれる為基板全面に対してタングステンが成長
する。この実施例では接続孔以外の領域に於いてPSG
Mとタングステン層とがチタン層を介して接している為
、チタン層が無い第1の実施例に比べて各層間の接着強
度が強い、したがって微細加工された配線に於いても機
械的、熱的ストレスによって、配線の剥れを生じる恐れ
が無い。
また、第1.第2のタングステン層が同じ成長条件で形
成できしかも、基板への選択成長である為、装置チャン
バー内壁への成長を生じないのでパーティクルの発生が
無く常にクリーンな状態で成長が可能となる等の利点を
有している。
尚、本実施例の気相成長膜は必ずしもタングステンであ
る必要は無く、モリブデン、アルミニウム等の金属やそ
れらのシリサイド膜であっても良い、また、埋込導体層
と他の導体層はそれぞれ異なった導体の組合わせで構成
されても良いことは当然のことである。
また、第1図(c)あるいは第2図に示す状態からタン
グステン層を全面エツチング除去し、接続孔以外の領域
のPSG層表面を露出させ接続孔内のみにタングステン
層を残した後にアルミニウム層等を被着し、埋め込み材
とは別の導体で配線層を形成することも可能である。
〔発明の効果〕
以上説明したように本発明は接続孔内に対して選択的に
導体の成長を行う工程と、全面に段差被覆性の良い気相
成長法による導体の成長を行う工程とによって、平坦化
した眉間絶縁膜に対して設けられた深さの異なる接続孔
に対しても完全に導体層で埋め込むことが可能となる。
したがって配線層は均一な膜厚で形成でき、信頼性の高
い半導体装置が実現できる効果がある。
【図面の簡単な説明】
第1図(a)〜(C)は本発明の第1の実施例を説明す
るための縦断面図、第2図は第2の実施例による配線接
続部の縦断面図、第3図〜第5図は従来の配線形成法に
よる接続部の断面図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・不純物拡散層、4・・・多結晶シリコン層、5・
・・PSGM、6a、6b−・・接続孔、?a、7b・
・・埋込導体層、8・・・タングステン層、9・・・チ
タン層、10.13・・・スパッタ法による金属層、1
1・・・気相成長法による金属層、12・・・選択成長
法による金属層。

Claims (1)

  1. 【特許請求の範囲】 1、表面に段差のある基板上に絶縁膜を設けて表面を平
    坦化する処理を行なう工程と、前記絶縁膜の所定箇所を
    開孔して前記基板表面の導電部を露出させて接続孔を複
    数設ける工程と、選択気相成長法により前記接続孔の全
    てにおいてその深さを越えない厚さの埋込導体層を形成
    する工程と、全面に他の導体層を被着する工程とを含む
    ことを特徴とする半導体装置の配線形成方法。 2、埋込導体層および他の導体層は、金属または金属シ
    リサイドからなる請求項1記載の半導体装置の配線形成
    方法。
JP8267390A 1990-03-29 1990-03-29 半導体装置の配線形成方法 Pending JPH03280545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8267390A JPH03280545A (ja) 1990-03-29 1990-03-29 半導体装置の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8267390A JPH03280545A (ja) 1990-03-29 1990-03-29 半導体装置の配線形成方法

Publications (1)

Publication Number Publication Date
JPH03280545A true JPH03280545A (ja) 1991-12-11

Family

ID=13780944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8267390A Pending JPH03280545A (ja) 1990-03-29 1990-03-29 半導体装置の配線形成方法

Country Status (1)

Country Link
JP (1) JPH03280545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028527A1 (en) * 1997-12-03 1999-06-10 Applied Materials, Inc. Method and apparatus for forming a metal layer
WO1999053537A1 (fr) * 1998-04-10 1999-10-21 Applied Materials Inc. Procede servant a relacher les contraintes dans une pellicule de couverture en tungstene obtenue par depot chimique en phase vapeur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028527A1 (en) * 1997-12-03 1999-06-10 Applied Materials, Inc. Method and apparatus for forming a metal layer
US6271129B1 (en) 1997-12-03 2001-08-07 Applied Materials, Inc. Method for forming a gap filling refractory metal layer having reduced stress
WO1999053537A1 (fr) * 1998-04-10 1999-10-21 Applied Materials Inc. Procede servant a relacher les contraintes dans une pellicule de couverture en tungstene obtenue par depot chimique en phase vapeur
US6339023B1 (en) 1998-04-10 2002-01-15 Applied Materials Inc. Method of reducing stress in blanket tungsten film formed by chemical vapor deposition process

Similar Documents

Publication Publication Date Title
US6294451B1 (en) Semiconductor device and method for manufacturing the same
JPS60117719A (ja) 半導体装置の製造方法
JPS62206852A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPH08288390A (ja) 半導体装置およびその製造方法
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
JPS6362107B2 (ja)
JP2733396B2 (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JP2512740B2 (ja) 半導体装置の製造方法
JP2543192B2 (ja) 半導体装置およびその製造方法
JPH10177969A (ja) 半導体装置及びその製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JPS60157237A (ja) 半導体装置の製造方法
JPH01214137A (ja) 集積回路の製造方法
JPH02151034A (ja) 半導体装置の製造方法
JPH02143445A (ja) 半導体装置の製造方法
JPH04127425A (ja) 半導体集積回路の製造方法
JP2985218B2 (ja) 半導体装置及びその製造方法
JPH0499317A (ja) 半導体装置の製造方法
JPH0562929A (ja) 半導体装置の製造方法
JP2782912B2 (ja) 半導体装置の製造方法
JPH04154120A (ja) 半導体装置の製造方法
JPH0380533A (ja) 半導体装置の製造方法
JPH04333226A (ja) 半導体装置の製造方法