JPH04154120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04154120A JPH04154120A JP28038690A JP28038690A JPH04154120A JP H04154120 A JPH04154120 A JP H04154120A JP 28038690 A JP28038690 A JP 28038690A JP 28038690 A JP28038690 A JP 28038690A JP H04154120 A JPH04154120 A JP H04154120A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- conductor region
- point metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 238000001947 vapour-phase growth Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 230000006911 nucleation Effects 0.000 claims description 4
- 238000010899 nucleation Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910015325 MoFe Inorganic materials 0.000 description 1
- 108010038629 Molybdoferredoxin Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
上の絶縁膜に設けられた接続孔を介して半導体基板に設
けられた導電体領域と電気的に接続する配線層の製造方
法に関する。
上の絶縁膜に設けられた接続孔を介して半導体基板に設
けられた導電体領域と電気的に接続する配線層の製造方
法に関する。
従来この種の半導体装置の製造方法としては、タングス
テンを選択気相成長法により埋め込む方法がある。
テンを選択気相成長法により埋め込む方法がある。
第３図はこの方法を説明するための断面図である。シリ
コンからなる半導体基板３０１の表面に形成された素子
分離領域３０２．導電体領域３０３上に絶縁膜３０４を
堆積し、リソグラフィーおよびエツチング技術により絶
縁Ｍ３０４の所望の位置に接続孔を形成した後、選択気
相成長法によりタングステン３０７を接続孔に埋め込む
。
コンからなる半導体基板３０１の表面に形成された素子
分離領域３０２．導電体領域３０３上に絶縁膜３０４を
堆積し、リソグラフィーおよびエツチング技術により絶
縁Ｍ３０４の所望の位置に接続孔を形成した後、選択気
相成長法によりタングステン３０７を接続孔に埋め込む
。
しかし、このような構造に対して気相成長法を用いる場
合、原料ガスであるＷＦ６が導電体層３０３を形成して
いるシリコンと反応することにより、絶縁膜３０４と導
電体領域３０３との界面にタングステンが侵入（エンク
ルーチメント）し、更にこの侵入が素子分離領域３０２
と半導体基板３０１との界面にまで至り、接合リーク、
接合破壊が発生するという問題点がある。
合、原料ガスであるＷＦ６が導電体層３０３を形成して
いるシリコンと反応することにより、絶縁膜３０４と導
電体領域３０３との界面にタングステンが侵入（エンク
ルーチメント）し、更にこの侵入が素子分離領域３０２
と半導体基板３０１との界面にまで至り、接合リーク、
接合破壊が発生するという問題点がある。
この問題点に対して、最近では第４図に示すように、接
続孔の側壁に結晶あるいは非晶質のシリコン膜３１１を
設けてタングステン３０７の選択気相成長の際に絶縁膜
３０４と導電体領域３０３との界面を露出させない方法
が、例えば特開昭６３−２３７４４１に提示されている
。この方法について、以下に述べる。シリコンからなる
半導体基板３０１の表面に素子分離領域３０２．導電体
領域３０３を設けた後、絶縁膜３０４を形成する。絶縁
膜３０４の所望の位置に導電体領域３０３に達する接続
孔を設ける。全面にシリコン膜を形成した後、エッチバ
ックにより接続孔の側壁にのみシリコン膜３１１を残留
させる。しかる後、タングステンの選択気相成長を行な
い、接続孔のみをタングステン３０７により埋め込む。
続孔の側壁に結晶あるいは非晶質のシリコン膜３１１を
設けてタングステン３０７の選択気相成長の際に絶縁膜
３０４と導電体領域３０３との界面を露出させない方法
が、例えば特開昭６３−２３７４４１に提示されている
。この方法について、以下に述べる。シリコンからなる
半導体基板３０１の表面に素子分離領域３０２．導電体
領域３０３を設けた後、絶縁膜３０４を形成する。絶縁
膜３０４の所望の位置に導電体領域３０３に達する接続
孔を設ける。全面にシリコン膜を形成した後、エッチバ
ックにより接続孔の側壁にのみシリコン膜３１１を残留
させる。しかる後、タングステンの選択気相成長を行な
い、接続孔のみをタングステン３０７により埋め込む。
上述した側壁にシリコン膜が形成された接続孔に対して
選択気相成長を行なう場合、第５図に示すように、埋め
込むべきタングステン３０７の成長が導電体領域３０３
表面からのみではなく、シリコン膜３１１の表面からも
生じる。そのため空洞３１２が発生しやすくなる。空洞
３１２が発生すると、接続孔が完全にタングステン３０
７で埋め込まれず、極端な場合にはタングステン３０７
が断線することがある。また、接続孔の側壁がシリコン
膜３１１で覆われているため、接続孔底部の有効面積が
減少することになる。
選択気相成長を行なう場合、第５図に示すように、埋め
込むべきタングステン３０７の成長が導電体領域３０３
表面からのみではなく、シリコン膜３１１の表面からも
生じる。そのため空洞３１２が発生しやすくなる。空洞
３１２が発生すると、接続孔が完全にタングステン３０
７で埋め込まれず、極端な場合にはタングステン３０７
が断線することがある。また、接続孔の側壁がシリコン
膜３１１で覆われているため、接続孔底部の有効面積が
減少することになる。
以上の結果、絶縁膜３０４上に形成された配線層（図示
せず）が接続孔を介して導電体領域３０３と接続する場
合、コンタクト抵抗が増加することになり、極端な場合
には配線層と導電体領域３０３との接続がオープンにな
る。すなわち、コンタクト抵抗の値が高い方にばらつく
ことになる。
せず）が接続孔を介して導電体領域３０３と接続する場
合、コンタクト抵抗が増加することになり、極端な場合
には配線層と導電体領域３０３との接続がオープンにな
る。すなわち、コンタクト抵抗の値が高い方にばらつく
ことになる。
本発明の半導体装置の製造方法は、
半導体装置の配線層の形成方法において、半導体基板表
面に導電体領域および素子分離領域を形成する工程と、 前記導電体領域上に上部配線層との接続孔を有する絶縁
膜を形成する工程と、 高融点金属の選択気相成長において核生成サイトになり
にくい導電材料により、前記接続孔の側壁をとり囲む工
程と、 前記接続孔により露出した前記半導体基板表面に不純物
を拡散する工程と、 高融点金属の選択気相成長により、前記接続孔内部を前
記高融点金属で埋め込む工程と、絶縁膜上に、接続孔を
介して導電体領域と接続する上部配線層を形成する工程
と、 を有している。
面に導電体領域および素子分離領域を形成する工程と、 前記導電体領域上に上部配線層との接続孔を有する絶縁
膜を形成する工程と、 高融点金属の選択気相成長において核生成サイトになり
にくい導電材料により、前記接続孔の側壁をとり囲む工
程と、 前記接続孔により露出した前記半導体基板表面に不純物
を拡散する工程と、 高融点金属の選択気相成長により、前記接続孔内部を前
記高融点金属で埋め込む工程と、絶縁膜上に、接続孔を
介して導電体領域と接続する上部配線層を形成する工程
と、 を有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の断面図である。
るための工程順の断面図である。
まず、第１図（ａ）に示すように、シリコンからなる半
導体基板１０１上に素子分離領域１０２および導電体領
域１０３を形成した後、気相成長法により層間膜となる
絶縁膜１０４を膜厚約１μｍ形成し、リソグラフィー技
術により導電体領域１０３に達する接続孔１０５を形成
する。
導体基板１０１上に素子分離領域１０２および導電体領
域１０３を形成した後、気相成長法により層間膜となる
絶縁膜１０４を膜厚約１μｍ形成し、リソグラフィー技
術により導電体領域１０３に達する接続孔１０５を形成
する。
次に、第１図（ｂ）に示すように、１５０ｎｍ程度の窒
化チタン１０６を反応性スパッタ法で全面に堆積する。
化チタン１０６を反応性スパッタ法で全面に堆積する。
次に、第１図（Ｃ）に示すように、絶縁膜１０４、導電
体領域１０３上に堆積された窒化チタン１０６を異方性
エツチングにより除去する。このエツチングにより、接
続孔１０５の側壁にのみ窒化チタン１０６ａが残留する
ことになる。続いて、導電体領域１０３の導電型に応じ
てＰ（燐）モシクはＢＦ２等のイオン注入を行ない、８
５０℃程度の窒素雰囲気中で熱処理を行なう。接続孔１
０５が導電体領域１０３からずれている場合を考慮して
、このイオン注入は行なわれる。
体領域１０３上に堆積された窒化チタン１０６を異方性
エツチングにより除去する。このエツチングにより、接
続孔１０５の側壁にのみ窒化チタン１０６ａが残留する
ことになる。続いて、導電体領域１０３の導電型に応じ
てＰ（燐）モシクはＢＦ２等のイオン注入を行ない、８
５０℃程度の窒素雰囲気中で熱処理を行なう。接続孔１
０５が導電体領域１０３からずれている場合を考慮して
、このイオン注入は行なわれる。
次に、第１図（ｄ）い示すように、ＷＦ６ガスのＳｉＨ
４還元法により、接続孔１０５内にタングステン１０７
を選択的に埋め込む。続いて、スパッタ法とリソグラフ
ィー技術により、接続孔１０５内のタングステン１０７
を介して導電体領域１０３と接続するアルミ配線層（図
示せず）を、絶縁膜１０４上に形成する。
４還元法により、接続孔１０５内にタングステン１０７
を選択的に埋め込む。続いて、スパッタ法とリソグラフ
ィー技術により、接続孔１０５内のタングステン１０７
を介して導電体領域１０３と接続するアルミ配線層（図
示せず）を、絶縁膜１０４上に形成する。
本実施例においては、タングステンの気相成長における
核生成サイトは、窒化チタン１０Ｅ３ａに比べて導電体
領域１０３を構成しているシリコンの方が圧倒的に多い
。このため、接続孔１０５の側壁からのタングステン１
０７の成長は起りにくくなり、成長したタングステン１
０７中での空洞の発生は抑制される。また、絶縁膜１０
４と導電体領域１０３との界面は窒化チタン１０６ａに
より隔てられているため、タングステン１０７の界面へ
の侵入（エンクローチメント）が無くなり、接合リーク
は低減できる。更に、接続孔１０５の側壁は導電材料で
ある窒化チタン１０６ａによりとり囲まれているため、
実効的な接続孔１０５の径は減少せず、コンタクト抵抗
を増加させる要因は取り除かれる。
核生成サイトは、窒化チタン１０Ｅ３ａに比べて導電体
領域１０３を構成しているシリコンの方が圧倒的に多い
。このため、接続孔１０５の側壁からのタングステン１
０７の成長は起りにくくなり、成長したタングステン１
０７中での空洞の発生は抑制される。また、絶縁膜１０
４と導電体領域１０３との界面は窒化チタン１０６ａに
より隔てられているため、タングステン１０７の界面へ
の侵入（エンクローチメント）が無くなり、接合リーク
は低減できる。更に、接続孔１０５の側壁は導電材料で
ある窒化チタン１０６ａによりとり囲まれているため、
実効的な接続孔１０５の径は減少せず、コンタクト抵抗
を増加させる要因は取り除かれる。
第２図（ａ）〜（ｅ）は本発明の第２の実施例を説明す
るための工程順の断面図である。
るための工程順の断面図である。
まず、第２図（ａ）に示すように、シリコンからなる半
導体基板２０１上に素子分離領域２０２および導電体領
域２０３を形成した後、気相成長法により層間膜となる
絶縁膜２０４を形成し、リソグラフィー技術により導電
体領域２０３に達する接続孔２０５を形成する。
導体基板２０１上に素子分離領域２０２および導電体領
域２０３を形成した後、気相成長法により層間膜となる
絶縁膜２０４を形成し、リソグラフィー技術により導電
体領域２０３に達する接続孔２０５を形成する。
次に、第２図（ｂ）に示すように、スパッタ法により例
えば２００ｎｍ程度のチタン２０８を堆積する。
えば２００ｎｍ程度のチタン２０８を堆積する。
次に、第２図（ｃ）に示すように、絶縁膜２０４、導電
体領域２０３上に堆積されたチタン２０８を異方性エツ
チングにより除去する。このエツチングにより、接続孔
２０５の側壁にのみチタン２０８ａが残留することにな
る。続いて、導電体領域２０３の導電型に応じてＰ、も
しくはＢＦ２等のイオン注入を行なう。
体領域２０３上に堆積されたチタン２０８を異方性エツ
チングにより除去する。このエツチングにより、接続孔
２０５の側壁にのみチタン２０８ａが残留することにな
る。続いて、導電体領域２０３の導電型に応じてＰ、も
しくはＢＦ２等のイオン注入を行なう。
次に、第２図（ｄ）に示すように、７００℃程度のアン
モニア雰囲気中でのランプアニールを行なう。この処理
により、チタン２０８ａの表面には窒化チタン２０６ａ
が形成され、チタン２０８ａと導電体領域２０３との界
面には珪化チタン２０９が形成される。これと同時に、
前述のイオン注入による不純物が活性化される。
モニア雰囲気中でのランプアニールを行なう。この処理
により、チタン２０８ａの表面には窒化チタン２０６ａ
が形成され、チタン２０８ａと導電体領域２０３との界
面には珪化チタン２０９が形成される。これと同時に、
前述のイオン注入による不純物が活性化される。
次に、第２図（ｅ）に示すように、ＭｏＦｅのＨ２還元
法により、接続孔２０５内にモリブデン２１０を埋め込
む。続いて、スパッタ法とリソグラフィー技術により、
接続孔２０５内のモリブデン２１０を介して導電体領域
２０３と接続するアルミ配線層（図示せず）を、絶縁膜
２０４上に形成する。
法により、接続孔２０５内にモリブデン２１０を埋め込
む。続いて、スパッタ法とリソグラフィー技術により、
接続孔２０５内のモリブデン２１０を介して導電体領域
２０３と接続するアルミ配線層（図示せず）を、絶縁膜
２０４上に形成する。
本実施例においては、接続孔２０５の側壁を覆う膜にお
ける表面以外はチタン２０８ａで形成されており、この
膜と導電体領域２０３とが接する部分には珪化チタン２
０９が形成されていることから、よりフンタクト抵抗の
低い埋め込み型の接続孔が形成される。
ける表面以外はチタン２０８ａで形成されており、この
膜と導電体領域２０３とが接する部分には珪化チタン２
０９が形成されていることから、よりフンタクト抵抗の
低い埋め込み型の接続孔が形成される。
以上説明したように本発明は、高融点金属の選択気相成
長の際に高融点金属の核生成の生じにくい導電材料を接
続孔の側壁に形成することにより、空洞、エンクローチ
メント等の無い良好な埋め込み型の接続孔を実現し、低
抵抗で安定な値のコンタクト抵抗を何する埋め込み型の
接続孔を得ることが可能となり、接合リークの発生を抑
制することができる。
長の際に高融点金属の核生成の生じにくい導電材料を接
続孔の側壁に形成することにより、空洞、エンクローチ
メント等の無い良好な埋め込み型の接続孔を実現し、低
抵抗で安定な値のコンタクト抵抗を何する埋め込み型の
接続孔を得ることが可能となり、接合リークの発生を抑
制することができる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の断面図、第２図（ａ）〜（ｅ）は本発
明の第２の実施例を説明するための工程順の断面図、第
３図は従来の半導体装置の製造方法を説明するための断
面図、第４図は別の従来の半導体装置の製造方法を説明
するための断面図、第５図は従来の半導体装置のの製造
方法の問題点を説明するための断面図である。 １０１．２０１．３０１・・・半導体基板、１０２．２
０２．３０２・・・素子分離領域、１０３，２０３．３
０３・・・導電体領域、１０４，２０４，３０４・・・
絶縁膜、１０５，２０５，３０５・・・接続孔、１０６
．１０６ａ、２０６，２０６ａ−・・窒化チタン、１０
７，３０７・・・タングステン、２０８，２０８ａ・・
・チタン、２０９・・・珪化チタン、２１０・・・モリ
ブデン、３１１・・・シリコン膜、３１２・・・空洞。
るための工程順の断面図、第２図（ａ）〜（ｅ）は本発
明の第２の実施例を説明するための工程順の断面図、第
３図は従来の半導体装置の製造方法を説明するための断
面図、第４図は別の従来の半導体装置の製造方法を説明
するための断面図、第５図は従来の半導体装置のの製造
方法の問題点を説明するための断面図である。 １０１．２０１．３０１・・・半導体基板、１０２．２
０２．３０２・・・素子分離領域、１０３，２０３．３
０３・・・導電体領域、１０４，２０４，３０４・・・
絶縁膜、１０５，２０５，３０５・・・接続孔、１０６
．１０６ａ、２０６，２０６ａ−・・窒化チタン、１０
７，３０７・・・タングステン、２０８，２０８ａ・・
・チタン、２０９・・・珪化チタン、２１０・・・モリ
ブデン、３１１・・・シリコン膜、３１２・・・空洞。
Claims (1)
- 【特許請求の範囲】 １、半導体装置の配線層の形成方法において、半導体基
板表面に導電体領域および素子分離領域を形成する工程
と、 前記導電体領域上に上部配線層との接続孔を有する絶縁
膜を形成する工程と、 高融点金属の選択気相成長において核生成サイトになり
にくい導電材料により、前記接続孔の側壁をとり囲む工
程と、 前記接続孔により露出した前記半導体基板表面に不純物
を拡散する工程と、 高融点金属の選択気相成長により、前記接続孔内部を前
記高融点金属で埋め込む工程と、 前記絶縁膜上に、前記接続孔を介して前記導電体領域と
接続する前記上部配線層を形成する工程を有することを
特徴とする半導体装置の製造方法。 ２、前記導電材料が窒化チタンであることを特徴とする
請求項１記載の半導体装置の製造方法。 ３、前記高融点金属が、タングステン、チタン、あるい
はモリブデンであることを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280386A JP3038875B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280386A JP3038875B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04154120A true JPH04154120A (ja) | 1992-05-27 |
| JP3038875B2 JP3038875B2 (ja) | 2000-05-08 |
Family
ID=17624302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280386A Expired - Lifetime JP3038875B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038875B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210713A (ja) * | 2000-01-24 | 2001-08-03 | Tokyo Electron Ltd | エッチング方法、埋め込み方法及び配線層形成方法 |
| JP2022504574A (ja) * | 2018-10-10 | 2022-01-13 | 東京エレクトロン株式会社 | 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 |
-
1990
- 1990-10-18 JP JP2280386A patent/JP3038875B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210713A (ja) * | 2000-01-24 | 2001-08-03 | Tokyo Electron Ltd | エッチング方法、埋め込み方法及び配線層形成方法 |
| JP2022504574A (ja) * | 2018-10-10 | 2022-01-13 | 東京エレクトロン株式会社 | 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038875B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| JPH08241895A (ja) | 半導体装置及びその製造方法 | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| US5180468A (en) | Method for growing a high-melting-point metal film | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH04154120A (ja) | 半導体装置の製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH0964359A (ja) | 半導体装置及びその製造方法 | |
| JPH01214116A (ja) | コンタクト孔埋込方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH04167522A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06268077A (ja) | 半導体装置の製造方法 | |
| JPH0536625A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH05129452A (ja) | 半導体装置及びその製造方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH0637035A (ja) | 半導体装置の製造方法 |