JPH06268077A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06268077A JPH06268077A JP8132193A JP8132193A JPH06268077A JP H06268077 A JPH06268077 A JP H06268077A JP 8132193 A JP8132193 A JP 8132193A JP 8132193 A JP8132193 A JP 8132193A JP H06268077 A JPH06268077 A JP H06268077A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- forming
- tungsten thin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 タングステンをコンタクトホールへのプラグ
形成のみでなく、配線にも使用できることを可能にす
る。 【構成】 Ｐ型半導体基板１上の絶縁膜３にコンタクト
ホール４を形成する。コンタクトホール４の内部及び絶
縁膜３上にバリアメタルとしてチタン膜５、窒化チタン
膜６を順次形成する。窒化チタン膜６の表面上にＷＦ6
をＳｉＨ4 にて還元することによりタングステンの核を
発生させ、ＷＦ6 をＨ2 にて還元することによりコンタ
クトホール４をタングステン７で埋め込む。余分なタン
グステン７をエッチバックにより除去した後、ＷＦ6 を
ＳｉＨ4 にて還元することによりストレスの少ないタン
グステン８を配線として形成する。
形成のみでなく、配線にも使用できることを可能にす
る。 【構成】 Ｐ型半導体基板１上の絶縁膜３にコンタクト
ホール４を形成する。コンタクトホール４の内部及び絶
縁膜３上にバリアメタルとしてチタン膜５、窒化チタン
膜６を順次形成する。窒化チタン膜６の表面上にＷＦ6
をＳｉＨ4 にて還元することによりタングステンの核を
発生させ、ＷＦ6 をＨ2 にて還元することによりコンタ
クトホール４をタングステン７で埋め込む。余分なタン
グステン７をエッチバックにより除去した後、ＷＦ6 を
ＳｉＨ4 にて還元することによりストレスの少ないタン
グステン８を配線として形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
において特に金属配線の形成に関する。
において特に金属配線の形成に関する。
【０００２】
【従来の技術】従来、配線金属膜としてはＡｌが用いら
れ、Ａｌ配線が主流であったが、コンタクトホールのア
スペクト比が１を越えると、Ａｌ配線を形成するスパッ
タリング法では、そのステップカバレッジは限界に達し
てきた。
れ、Ａｌ配線が主流であったが、コンタクトホールのア
スペクト比が１を越えると、Ａｌ配線を形成するスパッ
タリング法では、そのステップカバレッジは限界に達し
てきた。
【０００３】そこで、ＣＶＤ法によりタングステンをコ
ンタクトホールに選択的に埋め込む方法が注目されてい
る。このような方法を用いた従来の半導体装置の製造方
法について、図２を参照して説明する。
ンタクトホールに選択的に埋め込む方法が注目されてい
る。このような方法を用いた従来の半導体装置の製造方
法について、図２を参照して説明する。
【０００４】まず、Ｐ型半導体基板１にＮ型拡散層２を
形成する。次に、Ｐ型半導体基板１上に絶縁膜３を形成
し、この絶縁膜３にＮ型拡散層２を外部電極に通じさせ
るためのコンタクトホール４を形成する。この後、バリ
アメタルとして、チタン膜（Ｔｉ膜）５、窒化チタン膜
（ＴｉＮ膜）６を順次形成する。次に、ＷＦ6 （六フッ
化タングステン）をＳｉＨ4 （シラン）にて還元して窒
化チタン膜６の表面上にタングステンの核を発生させ
る。次に、ＷＦ6 をＨ2 にて還元して、タングステン９
でコンタクトホール４を埋め込む。そして、余分なタン
グステン９をＳＦ6 ガスにてエッチバックした後、Ａｌ
配線１０をスパッタにより形成する。
形成する。次に、Ｐ型半導体基板１上に絶縁膜３を形成
し、この絶縁膜３にＮ型拡散層２を外部電極に通じさせ
るためのコンタクトホール４を形成する。この後、バリ
アメタルとして、チタン膜（Ｔｉ膜）５、窒化チタン膜
（ＴｉＮ膜）６を順次形成する。次に、ＷＦ6 （六フッ
化タングステン）をＳｉＨ4 （シラン）にて還元して窒
化チタン膜６の表面上にタングステンの核を発生させ
る。次に、ＷＦ6 をＨ2 にて還元して、タングステン９
でコンタクトホール４を埋め込む。そして、余分なタン
グステン９をＳＦ6 ガスにてエッチバックした後、Ａｌ
配線１０をスパッタにより形成する。
【０００５】
【発明が解決しようとする課題】ところが、上述した従
来の方法では、タングステン９によってコンタクトホー
ル４を埋め込んだ後に、Ａｌを配線１０として使うた
め、工程が複雑になり、また、Ａｌを使うためその後の
熱処理工程が制約を受けるという問題があった。
来の方法では、タングステン９によってコンタクトホー
ル４を埋め込んだ後に、Ａｌを配線１０として使うた
め、工程が複雑になり、また、Ａｌを使うためその後の
熱処理工程が制約を受けるという問題があった。
【０００６】また、コンタクトホール４の埋め込みに使
用したタングステン９はＨ2 還元によって成膜している
ために、そのストレスは１２００ＭＰａと大きく、ウエ
ハの反りが発生し配線としては使用できないという問題
があった。
用したタングステン９はＨ2 還元によって成膜している
ために、そのストレスは１２００ＭＰａと大きく、ウエ
ハの反りが発生し配線としては使用できないという問題
があった。
【０００７】そこで本発明は、コンタクトホールへのタ
ングステン埋め込み形成後、タングステンによる配線を
可能にする半導体装置の製造方法を提供することを目的
とする。
ングステン埋め込み形成後、タングステンによる配線を
可能にする半導体装置の製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、シリコンよりなる半導体基板上に絶縁膜
を形成する工程と、この絶縁膜にコンタクトホールを形
成する工程と、このコンタクトホールの内部及び前記絶
縁膜上に窒化チタン膜を形成する工程と、この窒化チタ
ン膜上に第一のタングステン薄膜を形成する工程と、こ
の第一のタングステン薄膜上に第二のタングステン薄膜
を形成する工程と、これら第一及び第二のタングステン
薄膜の一部を除去する工程と、第三のタングステン薄膜
を形成する工程とを有する。
に、本発明は、シリコンよりなる半導体基板上に絶縁膜
を形成する工程と、この絶縁膜にコンタクトホールを形
成する工程と、このコンタクトホールの内部及び前記絶
縁膜上に窒化チタン膜を形成する工程と、この窒化チタ
ン膜上に第一のタングステン薄膜を形成する工程と、こ
の第一のタングステン薄膜上に第二のタングステン薄膜
を形成する工程と、これら第一及び第二のタングステン
薄膜の一部を除去する工程と、第三のタングステン薄膜
を形成する工程とを有する。
【０００９】なお、前記第一及び第三のタングステン薄
膜は、ＷＦ6 をＳｉＨ4 にて還元することにより成膜
し、前記第二のタングステン薄膜は、ＷＦ6 をＨ2 にて
還元することにより成膜するのが好ましい。
膜は、ＷＦ6 をＳｉＨ4 にて還元することにより成膜
し、前記第二のタングステン薄膜は、ＷＦ6 をＨ2 にて
還元することにより成膜するのが好ましい。
【００１０】
【作用】本発明では、コンタクトホールに第一及び第二
のタングステン薄膜によりタングステンプラグを形成し
た後、エッチバックによりコンタクトホール以外の余分
な第一及び第二のタングステン薄膜を除去し、この後、
好ましくはＷＦ6 をＳｉＨ4 にて還元して第三のタング
ステン薄膜を成膜することにより、そのストレスが８０
０ＭＰａ程度のタングステン薄膜を配線として形成する
ことができる。
のタングステン薄膜によりタングステンプラグを形成し
た後、エッチバックによりコンタクトホール以外の余分
な第一及び第二のタングステン薄膜を除去し、この後、
好ましくはＷＦ6 をＳｉＨ4 にて還元して第三のタング
ステン薄膜を成膜することにより、そのストレスが８０
０ＭＰａ程度のタングステン薄膜を配線として形成する
ことができる。
【００１１】
【実施例】本発明の一実施例について図１を用いて説明
する。図１は実施例による半導体装置の製造方法を工程
順に示す縦断面図である。
する。図１は実施例による半導体装置の製造方法を工程
順に示す縦断面図である。
【００１２】まず、図１（ａ）に示すように、Ｎ型拡散
層２を有する例えばＰ型半導体シリコン基板上１に絶縁
膜（ＢＰＳＧ膜）３を１μｍ程度の膜厚で形成する。次
に、周知のフォトリソグラフィー法を用いて絶縁膜３に
コンタクトホール４をパターニングした後、バリアメタ
ルとしてチタン膜（Ｔｉ膜）５を２０ｎｍ程度の膜厚
で、窒化チタン膜（ＴｉＮ膜）６を１５０ｎｍ程度の膜
厚で順次形成する。次に、ＷＦ6 をＳｉＨ4 にてプラズ
マ中で還元し、窒化チタン膜６の表面上にタングステン
の核を発生させる（第一のタングステン薄膜）。次に、
ＷＦ6 をＨ2 にて還元して６００ｎｍ程度の膜厚で成膜
することにより、コンタクトホール４をコンフォーマル
にタングステン７で埋め込む（第二のタングステン薄
膜）。
層２を有する例えばＰ型半導体シリコン基板上１に絶縁
膜（ＢＰＳＧ膜）３を１μｍ程度の膜厚で形成する。次
に、周知のフォトリソグラフィー法を用いて絶縁膜３に
コンタクトホール４をパターニングした後、バリアメタ
ルとしてチタン膜（Ｔｉ膜）５を２０ｎｍ程度の膜厚
で、窒化チタン膜（ＴｉＮ膜）６を１５０ｎｍ程度の膜
厚で順次形成する。次に、ＷＦ6 をＳｉＨ4 にてプラズ
マ中で還元し、窒化チタン膜６の表面上にタングステン
の核を発生させる（第一のタングステン薄膜）。次に、
ＷＦ6 をＨ2 にて還元して６００ｎｍ程度の膜厚で成膜
することにより、コンタクトホール４をコンフォーマル
にタングステン７で埋め込む（第二のタングステン薄
膜）。
【００１３】次に、図１（ｂ）に示すように、コンタク
トホール４以外の余分なタングステン７をＳＦ6 ガスに
てエッチバックした後、ＷＦ6 をＳｉＨ4 にてプラズマ
中で還元し、タングステン８を６００ｎｍ程度の膜厚で
成膜することにより（第三のタングステン薄膜）、所望
の半導体装置を得ることができる。
トホール４以外の余分なタングステン７をＳＦ6 ガスに
てエッチバックした後、ＷＦ6 をＳｉＨ4 にてプラズマ
中で還元し、タングステン８を６００ｎｍ程度の膜厚で
成膜することにより（第三のタングステン薄膜）、所望
の半導体装置を得ることができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、コ
ンタクトホールを埋め込んだ第一及び第二のタングステ
ン薄膜の余分な部分を除去した後、第三のタングステン
薄膜を好ましくはＷＦ6 をＳｉＨ4 にて還元して形成す
ることにより、コンタクトホールを埋め込むと共に配線
に使用可能なタングステンを形成することができる。
ンタクトホールを埋め込んだ第一及び第二のタングステ
ン薄膜の余分な部分を除去した後、第三のタングステン
薄膜を好ましくはＷＦ6 をＳｉＨ4 にて還元して形成す
ることにより、コンタクトホールを埋め込むと共に配線
に使用可能なタングステンを形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の製造方法
を工程順に示す縦断面図である。
を工程順に示す縦断面図である。
【図２】従来の半導体装置の製造方法を説明するための
縦断面図である。
縦断面図である。
１ Ｐ型半導体基板 ２ Ｎ型拡散層 ３ 絶縁膜 ４ コンタクトホール ５ チタン膜 ６ 窒化チタン膜 ７、８ タングステン
Claims (2)
- 【請求項１】 シリコンよりなる半導体基板上に絶縁膜
を形成する工程と、この絶縁膜にコンタクトホールを形
成する工程と、このコンタクトホールの内部及び前記絶
縁膜上に窒化チタン膜を形成する工程と、この窒化チタ
ン膜上に第一のタングステン薄膜を形成する工程と、こ
の第一のタングステン薄膜上に第二のタングステン薄膜
を形成する工程と、これら第一及び第二のタングステン
薄膜の一部を除去する工程と、第三のタングステン薄膜
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記第一及び第三のタングステン薄膜
は、ＷＦ6 をＳｉＨ4にて還元することにより成膜し、
前記第二のタングステン薄膜は、ＷＦ6 をＨ2にて還元
することにより成膜することを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132193A JPH06268077A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132193A JPH06268077A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268077A true JPH06268077A (ja) | 1994-09-22 |
Family
ID=13743140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8132193A Pending JPH06268077A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268077A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531776B2 (en) * | 2001-03-15 | 2003-03-11 | Powerchip Semiconductor Corp. | Semiconductor device having reduced interconnect-line parasitic capacitance |
| US6943109B2 (en) * | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
| KR100792412B1 (ko) * | 2006-12-27 | 2008-01-09 | 주식회사 하이닉스반도체 | 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법 |
-
1993
- 1993-03-16 JP JP8132193A patent/JPH06268077A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531776B2 (en) * | 2001-03-15 | 2003-03-11 | Powerchip Semiconductor Corp. | Semiconductor device having reduced interconnect-line parasitic capacitance |
| US6943109B2 (en) * | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
| KR100792412B1 (ko) * | 2006-12-27 | 2008-01-09 | 주식회사 하이닉스반도체 | 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법 |
| US7781347B2 (en) | 2006-12-27 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same |
| US7986049B2 (en) | 2006-12-27 | 2011-07-26 | Hynix Semiconductor Inc. | Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661080A (en) | Method for fabricating tungsten plug | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06268077A (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP3160811B2 (ja) | 半導体素子の配線形成方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| JPH0594967A (ja) | 半導体装置の製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH0594965A (ja) | 半導体装置の製造方法 | |
| JPH10233452A (ja) | 金属プラグおよび金属配線の形成方法 | |
| JPH04294531A (ja) | タングステン膜の形成方法 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| JPH04154120A (ja) | 半導体装置の製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH03191520A (ja) | 気相成長法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH04278537A (ja) | 半導体装置の金属配線形成方法 |