JPH04278537A - 半導体装置の金属配線形成方法 - Google Patents

半導体装置の金属配線形成方法

Info

Publication number
JPH04278537A
JPH04278537A JP4026391A JP4026391A JPH04278537A JP H04278537 A JPH04278537 A JP H04278537A JP 4026391 A JP4026391 A JP 4026391A JP 4026391 A JP4026391 A JP 4026391A JP H04278537 A JPH04278537 A JP H04278537A
Authority
JP
Japan
Prior art keywords
metal wiring
insulating film
plug
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4026391A
Other languages
English (en)
Inventor
Yuji Kato
有二 加藤
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP4026391A priority Critical patent/JPH04278537A/ja
Publication of JPH04278537A publication Critical patent/JPH04278537A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の金属配線形
成方法に関し、詳しくは多層配線構造を有するLSI等
における金属配線の形成方法に関する。
【0002】
【従来の技術】従来から、多層配線構造を有するLSI
は、次のような方法で製造されている。まず、図4(a
)に示すように、Si 基板1上にソース領域2とドレ
イン領域3とを不純物拡散で作り、その間の基板1表面
にゲート電極4(ポリシリコン)を設けて、MOSトラ
ンジスタを構成する素子層を形成する。尚、図中、5は
フィールドであり、MOSトランジスタを形成したくな
い領域に厚い酸化シリコン膜(SiO2)を形成するこ
とで、この上に金属配線が形成された場合でもトランジ
スタ動作をしないようにするものである。
【0003】次に、図4(b)に示すように、周知のC
VD(Chemical  Vapor  Depos
ition :化学気相成長法)により絶縁膜6(Si
O2)を形成する。尚、図中においては、見やすくする
ために絶縁膜6にはハッチングを省略する。
【0004】続いて、図4(c)に示すように、選択エ
ッチングによりこの絶縁膜6にコンタクトホール7を形
成する。そして、図4(d)に示すように、コンタクト
ホール7内に導電性のプラグ材料を埋め込んでプラグ8
を形成し、次に、絶縁膜6表面(プラグ8上面も含む)
に金属配線層をスパッタ法により成膜し、選択エッチン
グにより所定形状の第1層目金属配線11を形成する。
【0005】次に、図4(e)に示すように、この上に
CVDにより層間絶縁膜9(SiO2)を形成する。尚
、図中において、層間絶縁膜9にはハッチングを省略す
る。そして、上述した方法でコンタクトホールの形成,
プラグ材料の埋め込み,金属配線層の成膜,選択エッチ
ング,層間絶縁膜9の形成を繰り返すことにより、図5
に示すような多層配線構造が形成される。尚、図中、1
2,13,14は第2層目金属配線,第3層目金属配線
,第4層目金属配線を表す。
【0006】
【発明が解決しようとする課題】しかしながら、LSI
の高密度・高集積化に伴って、上記の方法で配線構造の
多層化を図った場合には、積層数が多くなるほど、上層
の金属配線の段差が大きくなり、配線の段切れ、つまり
、段差による金属配線の断線を生じやすくなるという問
題が生じていた。
【0007】例えば、図5に示すように、第1層目金属
配線11を覆う層間絶縁膜9は、基板1を覆う絶縁膜6
に対して第1層目金属配線11の膜厚分だけ段差が増加
することから、この上に形成される第2層目金属配線1
2もその分段差が増加する。同様にして、第n層目金属
配線では、第1層目金属配線11から第(n−1)層目
金属配線までの膜厚が累積されて大きな段差が生じてし
まう。この結果、上層の金属配線ほど段差による断線を
生じやすくなるのである。
【0008】本発明の半導体装置の金属配線形成方法は
上記課題を解決し、多層配線構造の平坦化を図り、金属
配線の断線を低減すること目的とする。
【0009】
【課題を解決するための手段及び作用】本発明の半導体
装置の金属配線形成方法は、多層配線構造を有する半導
体装置の金属配線形成方法において、各層を絶縁するた
めの絶縁膜にコンタクトホールを形成し、上記絶縁膜よ
り薄い導電性のプラグを、上記コンタクトホール内の下
層側に形成し、その後、上記絶縁膜の表面の上記コンタ
クトホールにつながる所定領域を、上記コンタクトホー
ルの開口面から上記プラグの上面までの距離に略等しい
深さだけ除去し、上記除去された絶縁膜の所定領域およ
び上記プラグ上面を金属配線領域として、該金属配線領
域に、上記絶縁膜を除去した深さに略等しい厚さの金属
配線を形成することを要旨とする。
【0010】上記構成を有する本発明の半導体装置の金
属配線形成方法では、絶縁膜に形成されたコンタクトホ
ール内の下層側に、絶縁膜よりも薄い導電性プラグが形
成される。従って、この時点では、プラグの上面は、コ
ンタクトホールの開口面より低い(下層側)位置にある
。そして、金属配線を形成する前に、このコンタクトホ
ール開口面からプラグの上面までの距離に略等しい深さ
で、絶縁膜の表面のコンタクトホールにつながる所定領
域が除去される。この除去により、コンタクトホールの
開口面とプラグ上面とはほぼ一致することとなる。また
、同時に絶縁膜の所定領域の境界には段差が生じる。 続いて、除去された絶縁膜の所定領域およびプラグ上面
を金属配線領域として、この金属配線領域に、絶縁膜を
除去した深さと略等しい厚さの金属配線が形成される。 こうしてプラグに接続された金属配線が形成されるが、
この場合、金属配線の厚さは絶縁膜を除去した深さと略
等しいため、絶縁膜の所定領域の境界に生じていた段差
は殆どなくなる。この結果、金属配線が形成された絶縁
膜の表面形状と、金属配線形成前の絶縁膜の表面形状と
は、ほぼ等しくなる。従って、上記の方法で多層配線構
造を形成すれば、金属配線の厚さによる上層の金属配線
の段差増化が低減される。尚、コンタクトホールは、基
板上の素子層と金属配線との接続穴であっても、各層の
金属配線間の接続穴であってもよい。
【0011】
【実施例】以上説明した本発明の構成・作用を一層明ら
かにするために、以下本発明の半導体装置の金属配線形
成方法の好適な実施例について説明する。
【0012】図1は、第1実施例としての半導体装置の
金属配線形成方法を表すもので、コンタクトホール7形
成までの工程については、従来技術で示した工程と何等
変わりないため省略し、その説明に用いた図4,5と同
一符号を付したものはそれと同一または均等のものであ
る。また、以下の説明では、コンタクトホール7形成ま
での工程については省略する。
【0013】まず、図1(a)に示すように、上述した
方法で絶縁膜6にコンタクトホール7が形成されると、
選択的化学気相成長法(以下、選択的CVDと呼ぶ)に
より、このコンタクトホール7の途中までプラグ材料(
本実施例ではタングステンWを用いる)を埋め込みプラ
グ8を形成する。このプラグ8は、基板1に形成された
素子層と金属配線とを電気的接続して、金属配線がコン
タクトホール7でくぼむことを防止するものである。
【0014】ここで、選択的CVDについて、Wを例に
とり説明する。WF6 ガスをSiH4中,H2 中な
どで還元すると、W成長速度に、下地による選択性が生
まれる。例えば、金属,Si 上にはWが成長するが、
SiO2などの絶縁膜上にはほとんどWが成長しない。 このメカニズムについては、現時点では明確には解明さ
れていないが、WF6 が反応する際に、下地との電子
のやりとりが必要で、その電子の供給が金属,Si の
場合にはあるがSiO2の場合にはないため選択性が生
まれると言われている。また、同じSiO2でも、表面
状態(凹凸)のちがいや、分子の結合状態の変化により
、Wが成長したりする。
【0015】従って、この選択性によりコンタクトホー
ル7の途中までプラグ材料を埋め込むことができる。次
に、図1(b)に示すように、金属配線領域を抜いたレ
ジストパターン10を絶縁膜6の表面に付け、絶縁膜6
の表面がプラグ8上面と同一高さになるまでエッチング
する。つまり、コンタクトホール7の開口面からプラグ
8上面までの距離に等しい深さでエッチングするのであ
る。
【0016】続いて、図1(c)に示すように、レジス
トパターン10を剥離し、絶縁膜6のエッチング除去さ
れた部位に金属配線材料(本実施例ではタングステンW
あるいはアルミニウムAlを用いる)を選択的CVDに
より埋め込み、エッチング除去した厚さの第1層目金属
配線11を形成する。このときの選択性は、エッチング
による絶縁膜6表面の凹凸、あるいは分子の結合状態の
変化から得る。
【0017】従って、第1層目金属配線11を形成した
絶縁膜6の表面形状は、図4(b)に示す金属配線形成
前の絶縁膜6の表面形状とほとんど同じである。つまり
、この上から後述する層間絶縁膜9を形成しても、なん
ら第1層目金属配線11の厚さの影響を受けず、層間絶
縁膜9の表面段差は、素子層形成時の段差(ゲート電極
4,フィールド5による段差)のみとなる。
【0018】尚、第1層目金属配線11の成膜をより良
好に行なうには、図1(b)の状態からSi イオンを
打ち込み、エッチングされた絶縁膜6表面をほぼSi 
に近い状態にするとよい。この場合には、絶縁膜6表面
の凹凸、あるいは分子の結合状態の変化を利用する場合
よりも良好な選択性が得られる。また、Alを選択的C
VDにより埋め込む場合には、原料ガスとしてAlH(
CH3)2を用いる。
【0019】次に、図1(d)に示すように、CVDに
より層間絶縁膜9(SiO2)を形成する。そして、多
層金属配線を設けるために上述した方法で、選択エッチ
ングによるスルーホール(金属配線間の接続穴)の形成
,選択的CVDによるプラグ材料の所定位置までの埋め
込み,金属配線領域のエッチング,選択的CVDによる
金属配線材料の埋め込み,CVDによる層間絶縁膜9(
SiO2)の形成を繰り返して、図2に示すように、第
2層目金属配線12,第3層目金属配線13,第4層目
金属配線14を形成する。従って、最上層となる第4層
目金属配線14においても、表面段差はほぼ素子層形成
時の段差にとどまる。この結果、各層の平坦化により、
段差による金属配線の断線が防止される。
【0020】以上、第1実施例としての半導体装置の金
属配線形成方法を説明したが、次に、表面段差を完全に
平坦化する第2実施例について説明する。図3は、第2
実施例としての半導体装置の金属配線形成方法を表すも
ので、第1実施例で用いた図1,2と同一符号を付した
ものはそれと同一または均等のものである。また、以下
の説明では、第1実施例と同じ部分については簡単な説
明にとどめる。
【0021】まず、素子層形成後、CVDにより絶縁膜
6(SiO2)を厚く形成し:図3(a)、続いて、エ
ッチバック等の完全平坦化を行なう:図3(b)。その
後、選択エッチングによりコンタクトホール7を形成す
る:図3(c)。次に、第1実施例と同様に、選択的C
VDによるプラグ材料の所定位置までの埋め込み,金属
配線領域のエッチング,選択的CVDによる金属配線材
料の埋め込みを行なって、第1層目金属配線11を形成
する。この結果、図3(d)に示すように、第1層目金
属配線11が形成された絶縁膜6表面は、完全に平坦と
なる。
【0022】次に、この平坦面上に、層間絶縁膜9をC
VDにより形成する。従って、層間絶縁膜9の表面も平
坦となる。同様にして、スルーホールの形成,プラグ材
料の所定位置までの埋め込み,金属配線領域のエッチン
グ,金属配線材料の埋め込み,層間絶縁膜9の形成を繰
り返して、図3(d)に示すような多層配線構造を形成
することができる。この場合、最上層の第4層目金属配
線14においても、ほぼ完全平坦に維持され、段差によ
る断線が防止される。
【0023】ところで、従来から、コンタクトホールと
金属配線用溝とを、アルミナとSiO2 とをストッパ
ーとする選択エッチングで形成し、このコンタクトホー
ルと金属配線溝とに同時にWを選択的に化学気相成長し
て金属配線を形成する方法が知られているが、この方法
では、コンタクトホール半径が金属配線膜厚以上の場合
には、コンタクトホール部分に金属配線のくぼみを生じ
てしまい、平坦化を図るには得策でない。また、この方
法では、Wの化学気相成長のための選択性を得るために
、コンタクトホールと金属配線用溝の底面,側面にTi
W膜等の核形成層を形成しなければならない。
【0024】これに対して、本第1,2実施例の半導体
装置の金属配線形成方法によれば、コンタクトホール7
の所定位置までのプラグ材料の埋め込み→金属配線領域
のエッチング→選択的CVDによる金属配線材料の埋め
込みという処理により、コンタクトホール径に関係なく
平坦化を図ることができ、しかも、なんら核形成層を必
要としない。
【0025】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではなく
、本発明の要旨を逸脱しない範囲において、種々なる態
様で実施し得ることは勿論である。例えば、選択的CV
Dによる金属配線材料の埋め込みに代えて、金属配線層
を成膜してエッチバックにより金属配線領域のみに金属
配線を形成するようにしてもよい。
【0026】
【発明の効果】以上詳述したように、本発明の半導体装
置の金属配線形成方法によれば、金属配線が形成された
絶縁膜の表面形状と、金属配線形成前の絶縁膜の表面形
状とがほぼ等しくなり、金属配線の厚さによる上層の金
属配線の段差増化が低減される。この結果、金属配線の
断線を低減することができるという優れた効果を奏する
【図面の簡単な説明】
【図1】第1実施例の半導体装置の金属配線形成方法を
表す説明図である。
【図2】第1実施例の半導体装置の金属配線形成方法に
より形成された多層配線構造を表す説明図である。
【図3】第2実施例の半導体装置の金属配線形成方法を
表す説明図である。
【図4】従来からの半導体装置の金属配線形成方法を表
す説明図である。
【図5】従来からの半導体装置の金属配線形成方法によ
り形成された多層配線構造を表す説明図である。
【符号の説明】
1…基板、4…ゲート電極、6…絶縁膜、7…コンタク
トホール、8…プラグ、9…層間絶縁膜、11,12,
13,14…金属配線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  多層配線構造を有する半導体装置の金
    属配線形成方法において、各層を絶縁するための絶縁膜
    にコンタクトホールを形成し、上記絶縁膜より薄い導電
    性のプラグを、上記コンタクトホール内の下層側に形成
    し、その後、上記絶縁膜の表面の上記コンタクトホール
    につながる所定領域を、上記コンタクトホールの開口面
    から上記プラグの上面までの距離に略等しい深さだけ除
    去し、上記除去された絶縁膜の所定領域および上記プラ
    グ上面を金属配線領域として、該金属配線領域に、上記
    絶縁膜を除去した深さに略等しい厚さの金属配線を形成
    することを特徴とする半導体装置の金属配線形成方法。
JP4026391A 1991-03-06 1991-03-06 半導体装置の金属配線形成方法 Pending JPH04278537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4026391A JPH04278537A (ja) 1991-03-06 1991-03-06 半導体装置の金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4026391A JPH04278537A (ja) 1991-03-06 1991-03-06 半導体装置の金属配線形成方法

Publications (1)

Publication Number Publication Date
JPH04278537A true JPH04278537A (ja) 1992-10-05

Family

ID=12575775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026391A Pending JPH04278537A (ja) 1991-03-06 1991-03-06 半導体装置の金属配線形成方法

Country Status (1)

Country Link
JP (1) JPH04278537A (ja)

Similar Documents

Publication Publication Date Title
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US5960320A (en) Metal wiring layer forming method for semiconductor device
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
US5683938A (en) Method for filling contact holes with metal by two-step deposition
JP3391933B2 (ja) 半導体素子とその製造方法
JP2003124144A (ja) 半導体素子の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2573621B2 (ja) 電気的相互接続部の製造方法
JP2591450B2 (ja) 半導体装置の製造方法
JPH04307934A (ja) タングステンプラグの形成方法
US6699790B2 (en) Semiconductor device fabrication method for filling high aspect ratio openings in insulators with aluminum
JP2519217B2 (ja) 相互接続導体を形成する方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH04278537A (ja) 半導体装置の金属配線形成方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH1041386A (ja) 半導体装置の製造方法
JPH10209280A (ja) 半導体装置の製造方法
JPH10340952A (ja) 集積回路の多層配線形成方法
JP2004356315A (ja) 半導体装置及びその製造方法
JPH1022390A (ja) 半導体装置の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법
JPH09275136A (ja) 半導体装置及びその製造方法
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法