JPH0629237A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0629237A
JPH0629237A JP18122792A JP18122792A JPH0629237A JP H0629237 A JPH0629237 A JP H0629237A JP 18122792 A JP18122792 A JP 18122792A JP 18122792 A JP18122792 A JP 18122792A JP H0629237 A JPH0629237 A JP H0629237A
Authority
JP
Japan
Prior art keywords
layer
tungsten
tungsten layer
contact portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18122792A
Other languages
English (en)
Inventor
Mamoru Endo
守 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18122792A priority Critical patent/JPH0629237A/ja
Publication of JPH0629237A publication Critical patent/JPH0629237A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】半導体装置のコンタクト部において、密着層及
びタングステン層をカバレッジ良く形成し、かつコンタ
クト径が0.5μm以下になった場合においても、抵抗
の低いかつ信頼性の高いコンタクト部の配線構造を提供
する。 【構成】半導体基板側から、半導体基板、選択CVD法
で形成されたタングステン層、密着層(チタンナイトラ
イド、チタンタングステン)、CVD法で形成されたタ
ングステン層、AlまたはAl合金配線層、によって構
成されている半導体装置のコンタクト部の配線の構造。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のコンタク
ト部における配線構造及びその製造方法に関する。
【0002】
【従来の技術】従来の半導体装置のコンタクト部の構造
を、形成工程にそって説明する。従来の半導体装置のコ
ンタクト部は、基本的には、図3のような構造であっ
た。コンタクトホール形成後、コンタクト部の抵抗を低
くするために、チタン層303をスパッタ法で形成し、
その上にAlまたは、Al合金の配線層306から半導
体基板へのAlの拡散を防止するためと、タングステン
とシリコン酸化膜の密着性を良くするために密着層30
4(チタンナイトライドまたは、チタンタングステン)
を、スパッタ法で形成し、さらにその上にタングステン
層305をCVD法で形成し、全面エッチバックによ
り、コンタクト部だけにチタン層304、チタ密着層3
05、タングステン層305の三層のコンタクト部の構
造を形成する。その後、その上にAlまたは、Al合金
膜をスパッタ法で形成し、ドライエッチングして配線層
306を形成するという方法を用いてきた。
【0003】
【発明が解決しようとする課題】しかし、前述の従来技
術では、コンタクト径が0.5μm以下になり、コンタ
クト部の抵抗の増加が問題となった場合に、コンタクト
部の抵抗を低くするために、チタン層303の膜厚を現
在よりも厚くしなければならない。そのため、チタン層
303を形成した後にスパッタ法によって形成する密着
層304のカバレッジが悪くなる。そのため密着層のバ
リア性が低下し、Alの半導体基板への拡散が起き易く
なる。また、タングステン層305を形成する際にタン
グステンとシリコン酸化膜の密着性が悪くなる。さら
に、タングステンのステップカバレッジが悪くなり、ボ
イド306が発生しコンタクト部の配線の信頼性が低下
する、という課題を有する。そこで本発明はこの様な課
題を解決するもので、その目的とするところは、密着層
及びタングステン層をカバレッジ良く形成し、かつコン
タクト径が0.5μm以下になった場合においても、抵
抗の低いコンタクト部の配線構造を有する半導体装置を
提供するところにある。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
コンタクト部の配線構造が、基板側から、シリコン基
板、コンタクト部底部のみに形成された第1のタングス
テン層、密着層、第2のタングステン層、AlまたはA
l合金層、の順で構成されることを特徴とする。
【0005】本発明の半導体装置の製造方法は、a)コ
ンタクト部底部の半導体基板上だけに選択CVD法によ
って、第1のタングステン層を形成する工程と、b)前
記第1のタングステン層を形成したコンタクト部に密着
層を形成する工程と、c)前記第1のタングステン層、
密着層を形成したコンタクト部に、第2のタングステン
層をCVD法により形成する工程と、d)前記、c)工
程により形成した第2のタングステン層と、前記、b)
工程により形成した密着層を全面エッチバックする工程
と、e)Alまたは、Al合金をスパッタ法で蒸着させ
る工程と、f)前記、e)工程によって形成されたAl
または、Al合金のスパッタ膜を塩素系のガスでドライ
エッチングし配線を形成する工程とからなることを特徴
とする。
【0006】ただし、前記密着層としては、チタンナイ
トライド、チタンタングステンを用いることが望まし
い。
【0007】
【実施例】本発明の半導体装置は、基本的には、図1に
示される構造をしている。
【0008】103は、WF6 (六フッ化タングステ
ン)ガス、シランガスを用いた選択CVD法によりコン
タクト部底部のみに形成された第1のタングステン層で
ある。103は、コンタクト部の抵抗を低くするために
形成されている。密着層104は、Alまたは、Al合
金の配線層106からAlが半導体基板中に拡散するこ
とを防止するバリアメタル層であり、かつCVD法で第
2のタングステン層105を形成する時にタングステン
とシリコン酸化膜との密着性を良くする密着層である。
105は、WF6(六フッ化タングステン)ガス、水素
ガス、シランガスを用いたCVD法により形成された第
2のタングステン層である。密着層104、及び第2の
タングステン層105は、ウエハー全面に蒸着された
後、ウエハー全面をエッチバックする事によりコンタク
ト部だけに形成される。106は、コンタクト部だけに
密着層104と第2のタングステン層105を形成した
後その上にスパッタ法によってAl膜または、Al合金
膜を形成し、その後ドライエッチングにより形成した配
線層である。
【0009】以下、詳細は、工程を追いながら、説明し
ていく。(図2)ただし、以下の説明では、密着層とし
てチタンナイトライドを用いる。
【0010】図2(a)は、コンタクトホール形成後の
断面図である。まず、WF6(六フッ化タングステン)
ガス、シランガスを用いた選択CVD法を用いて、シリ
コン酸化膜上よりもシリコン上の方がWF6が還元され
易いという性質を利用して、コンタクト部底部でWF6
と、シランガスとの還元反応を発生させて、コンタクト
底部だけに選択的に、第1のタングステン層203を形
成する。
【0011】次に、その上に窒素雰囲気中でチタンを反
応性スパッタリングして密着層であるチタンナイトライ
ド層204を蒸着させる。その他の密着層の形成方法と
しては、CVD法によってチタンナイトライド層を形成
する方法がある。CVD法の方がスパッタ法よりも、コ
ンタクト部におけるカバレッジがよいので、前記、スパ
ッタ法で形成したチタンナイトライド層よりも良好な密
着層が得られる。また、密着層の材質としてはチタンナ
イトライドのほかにチタンタングステンも用いることが
できる。その場合にはチタンタングステンの方がチタン
ナイトライドよりも抵抗が低いため、コンタクト抵抗を
チタンナイトライドを密着層に用いた場合よりも低くす
ることができる。その他、密着層としてはタングステン
シリサイド、モリブデンシリサイド、タングステンスパ
ッタ膜も用いることが可能である。
【0012】次に、WF6、水素ガス、シランガスを用
いたCVD法によって、密着層204の上に第2のタン
グステン層205をコンタクト部が十分に埋まるまで形
成する。その形成方法は二段階からなっている。はじめ
にタングステン層を均一性良く蒸着させるために、WF
6とシランの還元反応によって、薄いタングステン層を
形成する。その次に、WF6と水素の還元反応によりタ
ングステン層を形成する。この時下地の密着層のステッ
プカバレッジが良好であるため、ステップカバレッジの
良好な第2のタングステン層が得られ、従来発生してい
たタングステン層のボイドは発生しない。
【0013】次に、第2のタングステン層205、密着
層であるチタンナイトライド層204をウエハー全面エ
ッチバックしてコンタクト部だけに、チタンナイトライ
ド層204、第2のタングステン層205を残す。この
場合、エッチバックの方法としては、上述したコンタク
ト部以外の第2のタングステン層、チタンナイトライド
層をすべてエッチバックする方法の他に、第2のタング
ステン層のみをエッチバックしチタンナイトライド層を
残す方法がある。その場合には、前記方法と比較して、
短時間でエッチバック処理できる利点がある。
【0014】次に、Alまたは、Al合金膜をウエハー
全面にスパッタ法で蒸着し、ウエハー全面にレジストを
塗布し、配線パターンを露光転写し、現像した後に、塩
素系のガスを用いたドライエッチによりAlまたは、A
l合金をエッチングし、その後レジストを剥離すること
によって配線層206を形成する。
【0015】以上で、本発明の半導体装置が形成され
る。
【0016】
【発明の効果】以上に述べたように本発明によれば、コ
ンタクト部にチタン層を形成しないため、密着層(チタ
ンナイトライドまたは、チタンタングステン)をカバレ
ッジ良く形成することができる。また、密着層はCVD
法を用いても形成することができ、その場合には、さら
にカバレッジの良好な密着層が得られる。また密着層と
してチタンタングステンを用いれば密着層としてチタン
ナイトライドを用いた場合よりもコンタクト部の抵抗を
低くすることができる。さらに選択CVD法によりタン
グステンをコンタクト部底部の半導体基板上に形成する
ので、コンタクト径が現在よりも小さくなった場合にお
いてもカバレッジ良くタングステン層を形成することが
できコンタクト部の抵抗を従来よりも低くすることがで
きるという効果を有する。
【図面の簡単な説明】
【図1】本発明の半導体装置のコンタクト部の構造を示
す断面図。
【図2】(a)〜(f)、本発明の半導体装置の製造工
程毎の断面図。
【図3】従来の半導体装置のコンタクト部の構造を示す
断面図。
【符号の説明】
101・・・シリコン酸化膜 102・・・半導体基板 103・・・第1のタングステン層 104・・・密着層 105・・・第2のタングステン層 106・・・Alまたは、Al合金の配線層 201・・・シリコン酸化膜 202・・・半導体基板 203・・・第1のタングステン層 204・・・チタンナイトライド層 205・・・第2のタングステン層 206・・・Alまたは、Al合金の配線層 301・・・半導体基板 302・・・シリコン酸化膜 303・・・チタン層 304・・・チタンナイトライド層 305・・・タングステン層 306・・・タングステン層のボイド 307・・・Alまたは、Al合金の配線層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】コンタクト部の配線構造が、基板側から、
    シリコン基板、コンタクト部底部のみに形成された第1
    のタングステン層、密着層、第2のタングステン層、A
    lまたはAl合金層、の順で構成することを特徴とする
    半導体装置。
  2. 【請求項2】前記、密着層がチタンナイトライドである
    ことを特徴とする、請求項1記載の半導体装置。
  3. 【請求項3】前記、密着層がチタンタングステンである
    ことを特徴とする、請求項1記載の半導体装置。
  4. 【請求項4】a)コンタクト部底部の半導体基板上だけ
    に選択CVD法によって、第1のタングステン層を形成
    する工程と、 b)前記第1のタングステン層を形成したコンタクト部
    に密着層を形成する工程と、 c)前記第1のタングステン層、密着層を形成したコン
    タクト部に、第2のタングステン層をCVD法により形
    成する工程と、 d)前記、第2のタングステン層と、前記、密着層を全
    面エッチバックする工程と、 e)Alまたは、Al合金をスパッタ法で蒸着させる工
    程と、 f)前記、Alまたは、Al合金のスパッタ膜を塩素系
    のガスでドライエッチングし配線を形成する工程からな
    ることを特徴とする、半導体装置の製造方法。
  5. 【請求項5】前記、密着層がチタンナイトライドである
    ことを特徴とする請求項4記載の半導体装置の製造方
    法。
  6. 【請求項6】前記、密着層がチタンタングステンである
    ことを特徴とする請求項4記載の半導体装置の製造方
    法。
JP18122792A 1992-07-08 1992-07-08 半導体装置及びその製造方法 Pending JPH0629237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18122792A JPH0629237A (ja) 1992-07-08 1992-07-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18122792A JPH0629237A (ja) 1992-07-08 1992-07-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0629237A true JPH0629237A (ja) 1994-02-04

Family

ID=16097037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18122792A Pending JPH0629237A (ja) 1992-07-08 1992-07-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0629237A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9758367B2 (en) 2015-12-09 2017-09-12 Analog Devices, Inc. Metallizing MEMS devices
US10427931B2 (en) 2016-06-28 2019-10-01 Analog Devices, Inc. Selective conductive coating for MEMS sensors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9758367B2 (en) 2015-12-09 2017-09-12 Analog Devices, Inc. Metallizing MEMS devices
US10427931B2 (en) 2016-06-28 2019-10-01 Analog Devices, Inc. Selective conductive coating for MEMS sensors

Similar Documents

Publication Publication Date Title
JPH0817925A (ja) 半導体装置とその製法
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
JP2773072B2 (ja) 半導体素子の金属配線の形成方法
JP4829389B2 (ja) 半導体素子の配線形成方法
JPH07135186A (ja) 半導体装置の製造方法
JPH0629237A (ja) 半導体装置及びその製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JPH05283536A (ja) 半導体装置のコンタクトホール埋め込み方法
JP2737702B2 (ja) 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法
JP3160811B2 (ja) 半導体素子の配線形成方法
JPH08203899A (ja) 半導体装置の製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
JP2983098B2 (ja) 半導体装置の製造方法
JP3012428B2 (ja) 薄膜形成法
JPH0234929A (ja) 半導体装置の製造方法
KR950003222B1 (ko) 반도체 장치의 제조방법
JPH06268077A (ja) 半導体装置の製造方法
JPH1154617A (ja) 半導体装置の製造方法
JPH0529258A (ja) 半導体装置の製造方法
JPH07111289A (ja) 半導体装置およびその製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH0837237A (ja) 半導体素子の多層金属配線形成方法
JPH0235753A (ja) 半導体装置の製造方法
JPH05283363A (ja) 半導体装置の製造方法