JPS6362107B2 - - Google Patents
Info
- Publication number
- JPS6362107B2 JPS6362107B2 JP56041329A JP4132981A JPS6362107B2 JP S6362107 B2 JPS6362107 B2 JP S6362107B2 JP 56041329 A JP56041329 A JP 56041329A JP 4132981 A JP4132981 A JP 4132981A JP S6362107 B2 JPS6362107 B2 JP S6362107B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- single crystal
- polysilicon
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は層間コンタクト形成工程を含む半導体
装置の製造方法、特に３次元LSIの層間コンタク
トの形成方法に関する。
装置の製造方法、特に３次元LSIの層間コンタク
トの形成方法に関する。
最近、集積回路の集積度を高めるために３次元
LSIが開発されるに至つた。３次元LSIの製造に
は、絶縁基板上に例えば化学気相成長法で被着し
たポリシリコン層をレーザ・アニールで単結晶化
し、この単結晶化されたシリコン層内に能動・受
動素子を形成して第１層目のLSIを設け、次に全
面に層間絶縁膜、例えば二酸化ケイ素（SiO2）
を気相成長法で被着し、再び絶縁膜上にポリシリ
コンを成長し、それを単結晶化し第２層目のLSI
を形成し、以下同様の工程を繰返す。
LSIが開発されるに至つた。３次元LSIの製造に
は、絶縁基板上に例えば化学気相成長法で被着し
たポリシリコン層をレーザ・アニールで単結晶化
し、この単結晶化されたシリコン層内に能動・受
動素子を形成して第１層目のLSIを設け、次に全
面に層間絶縁膜、例えば二酸化ケイ素（SiO2）
を気相成長法で被着し、再び絶縁膜上にポリシリ
コンを成長し、それを単結晶化し第２層目のLSI
を形成し、以下同様の工程を繰返す。
このようにして形成される３次元LSIは第１図
に断面で示され、図において、１は絶縁基板、２
と２′とはそれぞれ第１層目と第２層目のLSI、
３は選択酸化により形成される酸化膜、４は層間
絶縁膜、５はゲート電極、６はゲート酸化膜をそ
れぞれ示す。
に断面で示され、図において、１は絶縁基板、２
と２′とはそれぞれ第１層目と第２層目のLSI、
３は選択酸化により形成される酸化膜、４は層間
絶縁膜、５はゲート電極、６はゲート酸化膜をそ
れぞれ示す。
ところで、第１層目LSIと第２層目LSIの特定
の場所でそれぞれの間の電気的接続つまりコンタ
クトをとる必要がある。かかるコンタクト部は第
１図に符号７で示される。
の場所でそれぞれの間の電気的接続つまりコンタ
クトをとる必要がある。かかるコンタクト部は第
１図に符号７で示される。
かかるコンタクトを形成する方法として、第２
図に断面で示されるように、層間絶縁膜４に縦の
コンタクト孔８を設け、第２のポリシリコン層９
を例えばCVD法で成長する方法が提案された。
ところが、通常の場合コンタクト孔８の径ｄに比
べて、ポリシリコン層９の厚さ（ｔ）は、ｔ≪ｄ
であるから、ポリシリコン層９の単結晶化のため
のレーザー・アニールの後においては、ポリシリ
コンが溶融し、表面張力によつて第３図の如き形
状をとり、孔の部分のポリシリコン層は表面がも
との形状の如く平坦にならず、切れてしまう。こ
れでは第１層目と第２層目のLSIの間のコンタク
トはとれない結果となる。
図に断面で示されるように、層間絶縁膜４に縦の
コンタクト孔８を設け、第２のポリシリコン層９
を例えばCVD法で成長する方法が提案された。
ところが、通常の場合コンタクト孔８の径ｄに比
べて、ポリシリコン層９の厚さ（ｔ）は、ｔ≪ｄ
であるから、ポリシリコン層９の単結晶化のため
のレーザー・アニールの後においては、ポリシリ
コンが溶融し、表面張力によつて第３図の如き形
状をとり、孔の部分のポリシリコン層は表面がも
との形状の如く平坦にならず、切れてしまう。こ
れでは第１層目と第２層目のLSIの間のコンタク
トはとれない結果となる。
本発明の目的は、３次元LSIにおける層間コン
タクト形成における上記の課題を解決するにあ
る。すなわち、エネルギー線照射により絶縁層上
のポリシリコンの如き非単結晶半導体層を単結晶
化し、この単結晶化した半導体層内に素子を形成
してLSIを設け、該LSIの上に層間絶縁膜を被着
し、次々にLSIを積層し、これらLSIを互いに上
下に所定の場所で電気的に接続するに際して、層
間絶縁膜に上下方向に接続孔を設け、この接続孔
の中に予め半導体または導体を充填した後に上層
の非単結晶半導体層を成長するものである。
タクト形成における上記の課題を解決するにあ
る。すなわち、エネルギー線照射により絶縁層上
のポリシリコンの如き非単結晶半導体層を単結晶
化し、この単結晶化した半導体層内に素子を形成
してLSIを設け、該LSIの上に層間絶縁膜を被着
し、次々にLSIを積層し、これらLSIを互いに上
下に所定の場所で電気的に接続するに際して、層
間絶縁膜に上下方向に接続孔を設け、この接続孔
の中に予め半導体または導体を充填した後に上層
の非単結晶半導体層を成長するものである。
以下、本発明の方法の実施例を添付図面を参照
して説明しよう。
して説明しよう。
第２図に類似の第４図には、既に表示された部
分と同じ部分が同じ符号で示される。同図におい
て、絶縁基板１上に第１層目LSI２とその上の層
間絶縁膜４が形成され終つた状態で示される。
分と同じ部分が同じ符号で示される。同図におい
て、絶縁基板１上に第１層目LSI２とその上の層
間絶縁膜４が形成され終つた状態で示される。
本発明の方法においては、第２図の如くにポリ
シリコン層を形成するものではなく、先ずコンタ
クト孔８にポリシリコンを充填する。そのために
は、第４図に点線で示される如く、ポリシリコン
を、例えばCVD法で、その厚さ（t1）がt1ｄ／
２になる如くに成長する。なお、ｄは既述の例の
場合と同様にコンタクト孔８の径である。この厚
さのポリシリコンを成長させると、コンタクト孔
８は完全にポリシリコンで充填されることが確認
された。ポリシリコンの上表面のコンタクト孔８
の上の部分は若干凹む。
シリコン層を形成するものではなく、先ずコンタ
クト孔８にポリシリコンを充填する。そのために
は、第４図に点線で示される如く、ポリシリコン
を、例えばCVD法で、その厚さ（t1）がt1ｄ／
２になる如くに成長する。なお、ｄは既述の例の
場合と同様にコンタクト孔８の径である。この厚
さのポリシリコンを成長させると、コンタクト孔
８は完全にポリシリコンで充填されることが確認
された。ポリシリコンの上表面のコンタクト孔８
の上の部分は若干凹む。
次に、例えばリアクテイブ・エツチングで平坦
部の（t1）の厚さのポリシリコンを除去する。そ
の後の上表面は第４図に実線で示す如き状態にな
る。
部の（t1）の厚さのポリシリコンを除去する。そ
の後の上表面は第４図に実線で示す如き状態にな
る。
続いて、第２層目のLSI形成に必要な厚さ（t2）
にポリシリコン層９をCVD法で成長させる（第
５図）。その後にレーザー・アニールによつてポ
リシリコン層９を単結晶化する。
にポリシリコン層９をCVD法で成長させる（第
５図）。その後にレーザー・アニールによつてポ
リシリコン層９を単結晶化する。
一実施例において、t11μｍ、ｄ2μｍ、t2
0.5μｍの寸法で工程を行ない、層間絶縁膜４は１
〔μｍ〕の厚さに形成した。
0.5μｍの寸法で工程を行ない、層間絶縁膜４は１
〔μｍ〕の厚さに形成した。
コンタクト孔８を充填する材料は、前記のポリ
シリコンに代えて導体であるモリブデン又はモリ
ブモンシリサイドを用いてもよい。特に、上下の
半導体層の導電型が異る場合、メタル又はメタル
シリサイドが適している。
シリコンに代えて導体であるモリブデン又はモリ
ブモンシリサイドを用いてもよい。特に、上下の
半導体層の導電型が異る場合、メタル又はメタル
シリサイドが適している。
以上に説明した如く、層間コンタクトを形成す
るための本発明の方法においては、層間絶縁膜に
形成されたコンタクト孔をドープドポリシリコン
またはモリブデンシリサイドなどで充填してお
き、その後に第２層目のLSI形成のためのポリシ
リコン層を成長させるものであり、コンタクト孔
を予め充填するという工程は増えるものの、確実
にコンタクトが形成されるという効果があり、半
導体装置特に３次元LSIの信頼性の向上に寄与す
るものである。
るための本発明の方法においては、層間絶縁膜に
形成されたコンタクト孔をドープドポリシリコン
またはモリブデンシリサイドなどで充填してお
き、その後に第２層目のLSI形成のためのポリシ
リコン層を成長させるものであり、コンタクト孔
を予め充填するという工程は増えるものの、確実
にコンタクトが形成されるという効果があり、半
導体装置特に３次元LSIの信頼性の向上に寄与す
るものである。
なお、リアクテイブ・イオン・エツチングに代
えて化学エツチングも考えられるが、制御性の見
地からリアクテイブ・イオン・エツチングが優れ
る。
えて化学エツチングも考えられるが、制御性の見
地からリアクテイブ・イオン・エツチングが優れ
る。
第１図は３次元LSIのコンタクトを示す断面
図、第２図と第３図は第１図のコンタクトを形成
するための工程の断面図、第４図と第５図とは本
発明の方法を実施する工程の断面図である。 １……絶縁基板、２，２′……第１層目および
第２層目のLSI層、３……酸化膜、４……層間絶
縁膜、７……コンタクト、８……コンタクト孔、
９……ポリシリコン層。
図、第２図と第３図は第１図のコンタクトを形成
するための工程の断面図、第４図と第５図とは本
発明の方法を実施する工程の断面図である。 １……絶縁基板、２，２′……第１層目および
第２層目のLSI層、３……酸化膜、４……層間絶
縁膜、７……コンタクト、８……コンタクト孔、
９……ポリシリコン層。
Claims (1)
- １ エネルギー線照射により絶縁膜上の非単結晶
半導体層を単結晶化して該単結晶化半導体層内に
素子を形成し、該単結晶化半導体層上に絶縁膜を
被着し、かくして次々に積層形成される半導体層
を互いに電気的に接続するための層間接続部の形
成方法において、該層間の絶縁膜に接続孔を形成
し、該接続孔に予め半導体又は導体を充填し、該
絶縁膜の平坦部上の該半導体又は導体を除去し、
しかる後に素子形成に必要な半導体層を成長する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041329A JPS57155765A (en) | 1981-03-20 | 1981-03-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041329A JPS57155765A (en) | 1981-03-20 | 1981-03-20 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57155765A JPS57155765A (en) | 1982-09-25 |
| JPS6362107B2 true JPS6362107B2 (ja) | 1988-12-01 |
Family
ID=12605474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56041329A Granted JPS57155765A (en) | 1981-03-20 | 1981-03-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57155765A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837953A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | 積層半導体集積回路装置 |
| JPS5996761A (ja) * | 1982-11-25 | 1984-06-04 | Mitsubishi Electric Corp | 多段構造半導体装置 |
| JPH0666312B2 (ja) * | 1983-01-13 | 1994-08-24 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS627112A (ja) * | 1985-07-03 | 1987-01-14 | Agency Of Ind Science & Technol | 半導体単結晶層の製造方法 |
| KR100614070B1 (ko) * | 2001-07-25 | 2006-08-22 | 세이코 엡슨 가부시키가이샤 | 반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기 |
| JP2008218468A (ja) * | 2007-02-28 | 2008-09-18 | Univ Of Ryukyus | ３次元集積回路装置及びその製造方法 |
| JP5263747B2 (ja) * | 2010-05-31 | 2013-08-14 | 国立大学法人 琉球大学 | ３次元集積回路装置の製造方法 |
-
1981
- 1981-03-20 JP JP56041329A patent/JPS57155765A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57155765A (en) | 1982-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294451B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0344419B2 (ja) | ||
| KR20170134928A (ko) | 반도체 장치의 제조 방법 | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| EP0359109B1 (en) | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit | |
| JPS6362107B2 (ja) | ||
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH0526341B2 (ja) | ||
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPH1064844A (ja) | 半導体素子のプラグ形成方法 | |
| US5234863A (en) | Method of manufacturing doped contacts to semiconductor devices | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP2512740B2 (ja) | 半導体装置の製造方法 | |
| JP2886911B2 (ja) | 半導体装置の製造方法 | |
| JP2903191B2 (ja) | 半導体装置の製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0244142B2 (ja) | Handotaisochinoseizohoho | |
| JPH06216130A (ja) | 高集積半導体接続装置の製造方法 | |
| JP2000077417A (ja) | 半導体素子の配線形成方法 | |
| KR20070036975A (ko) | 반도체 소자의 제조방법 | |
| JPH0318050A (ja) | Ｓｏｉトランジスタ積層型半導体装置とその製造方法 |