JP2666427B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2666427B2 JP2666427B2 JP63289429A JP28942988A JP2666427B2 JP 2666427 B2 JP2666427 B2 JP 2666427B2 JP 63289429 A JP63289429 A JP 63289429A JP 28942988 A JP28942988 A JP 28942988A JP 2666427 B2 JP2666427 B2 JP 2666427B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- semiconductor device
- conductor layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
従来の半導体基板表面の不純物拡散層と金属配線、あ
るいは配線と他の配線の接続について図面を用いて説明
する。
るいは配線と他の配線の接続について図面を用いて説明
する。
第４図（ａ），（ｂ）は従来の半導体装置の第１の例
の平面図及びＤ−Ｄ′線断面図である。
の平面図及びＤ−Ｄ′線断面図である。
シリコン基板１に素子分離のためのフィールド酸化膜
２を形成した後、素子領域に拡散層３を形成し、絶縁膜
４で覆う。ホトリソグラフィ技術を用いて絶縁膜４に開
孔を設け、配線９を形成する。
２を形成した後、素子領域に拡散層３を形成し、絶縁膜
４で覆う。ホトリソグラフィ技術を用いて絶縁膜４に開
孔を設け、配線９を形成する。
第４図に示す構造は、絶縁膜４の開孔部中に金属配線
９となる金属を形成するので開孔部側壁の金属が薄くな
り、開孔部の幅Ｗに対して絶縁層厚ＺがZ/W＞１となる
と金属配線９が断線する欠点があった。
９となる金属を形成するので開孔部側壁の金属が薄くな
り、開孔部の幅Ｗに対して絶縁層厚ＺがZ/W＞１となる
と金属配線９が断線する欠点があった。
また、配線９は目ずれ寸法変化を考慮して開孔部端か
ら幅ｘだけ外側に広げる必要があり、接続領域が並ぶ場
合には配線９の分離に距離ｙだけ必要であるとすると、
開孔部の間隔は2x＋ｙ必要となり、面積を増大させてい
た。
ら幅ｘだけ外側に広げる必要があり、接続領域が並ぶ場
合には配線９の分離に距離ｙだけ必要であるとすると、
開孔部の間隔は2x＋ｙ必要となり、面積を増大させてい
た。
第５図（ａ），（ｂ）は従来の半導体装置の第２の例
の平面図及びＥ−Ｅ′線断面図である。
の平面図及びＥ−Ｅ′線断面図である。
絶縁膜４に開孔部における段差のために生ずる配線９
の断線を防止するため、開孔部をタングステンなどの導
体層８で埋めて、絶縁膜４の上面と導体層８の上面とを
揃えて表面平坦化した後、配線９を形成する。
の断線を防止するため、開孔部をタングステンなどの導
体層８で埋めて、絶縁膜４の上面と導体層８の上面とを
揃えて表面平坦化した後、配線９を形成する。
しかしながら、第２の例の場合、導体層８の形成方法
として選択気相成長法を用いると、下地である絶縁膜４
及び拡散層３との密着性が悪い場合があり、製造中に導
体層８が剥れてしまう危険性があり、接続領域がオープ
ンになる可能性があった。
として選択気相成長法を用いると、下地である絶縁膜４
及び拡散層３との密着性が悪い場合があり、製造中に導
体層８が剥れてしまう危険性があり、接続領域がオープ
ンになる可能性があった。
上述した様に従来の接続領域は、第１の例の構造の場
合には配線の断線の危険性と、面積の増大をもたらす欠
点があった。
合には配線の断線の危険性と、面積の増大をもたらす欠
点があった。
また、第２の例の構造の場合には、導体層の密着不良
によって接続領域が非接続になる可能性があった。
によって接続領域が非接続になる可能性があった。
本発明の半導体装置の製造方法は、半導体基板上の導
電領域と上層の配線層とが層間絶縁膜に設けられたコン
タクト孔を介して接続される半導体装置の製造方法であ
って、前記層間絶縁膜として第１の絶縁膜及び所定の等
方性エッチング手段に対して前記第１の絶縁膜よりエッ
チング速度の遅い熱軟化性の第２の絶縁膜を順次に堆積
する工程と、前記第２の絶縁膜及び第１の絶縁膜を貫通
して前記導電領域に対する開口を異方性エッチングによ
り形成した後前記等方性エッチング手段により前記開口
側面の第１の絶縁膜をエッチングして前記開口の下部を
大きくした断面凸字状の前記コンタクト孔を形成する工
程と、熱処理により前記第２の絶縁膜を軟化して前記開
口の上部の断面形状を平滑化するとともに前記開口の上
部と下部の境界部における寸法差を低減する工程と、前
記コンタクト孔を埋める導体層を形成する工程と、前記
導体層表面及び第２の絶縁膜表面をそれぞれ選択的に被
覆する前記配線層を形成する工程とを有するというもの
である。
電領域と上層の配線層とが層間絶縁膜に設けられたコン
タクト孔を介して接続される半導体装置の製造方法であ
って、前記層間絶縁膜として第１の絶縁膜及び所定の等
方性エッチング手段に対して前記第１の絶縁膜よりエッ
チング速度の遅い熱軟化性の第２の絶縁膜を順次に堆積
する工程と、前記第２の絶縁膜及び第１の絶縁膜を貫通
して前記導電領域に対する開口を異方性エッチングによ
り形成した後前記等方性エッチング手段により前記開口
側面の第１の絶縁膜をエッチングして前記開口の下部を
大きくした断面凸字状の前記コンタクト孔を形成する工
程と、熱処理により前記第２の絶縁膜を軟化して前記開
口の上部の断面形状を平滑化するとともに前記開口の上
部と下部の境界部における寸法差を低減する工程と、前
記コンタクト孔を埋める導体層を形成する工程と、前記
導体層表面及び第２の絶縁膜表面をそれぞれ選択的に被
覆する前記配線層を形成する工程とを有するというもの
である。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は本発明に関連する技術による
半導体装置の平面図及びＡ−Ａ′線断面図である。
半導体装置の平面図及びＡ−Ａ′線断面図である。
シリコン基板１にフィールド酸化膜2,拡散層3,絶縁膜
４を形成することは、第５図及び第６図で示した従来例
と同じである。本発明においては、絶縁膜４の上に、こ
の絶縁膜４よりもエッチング速度の遅い絶縁膜５を設け
る。例えば、絶縁膜４にリンを含む珪酸ガラス、絶縁膜
５にリンを含まない珪酸ガラスを用いる。エッチング速
度の差を利用して絶縁膜４に第１開孔部６を設け、絶縁
膜５に第１開孔部６より小さい第２開孔部７を設ける。
そして、気相成長法を用いて第１及び第２開孔部6,7を
導体層８で埋める。導体層８には例えばタングステンを
用いる。
４を形成することは、第５図及び第６図で示した従来例
と同じである。本発明においては、絶縁膜４の上に、こ
の絶縁膜４よりもエッチング速度の遅い絶縁膜５を設け
る。例えば、絶縁膜４にリンを含む珪酸ガラス、絶縁膜
５にリンを含まない珪酸ガラスを用いる。エッチング速
度の差を利用して絶縁膜４に第１開孔部６を設け、絶縁
膜５に第１開孔部６より小さい第２開孔部７を設ける。
そして、気相成長法を用いて第１及び第２開孔部6,7を
導体層８で埋める。導体層８には例えばタングステンを
用いる。
第１開孔部の幅をａ、第２開孔部の幅をｂとすると
き、ａ＞ｂの関係を持たせると、導体層８とシリコン基
板１との密着性が悪くても、絶縁膜５が導体層８の周縁
を押えているから、導体層８の剥れを防ぐことができ、
絶縁不良を無くすことができる。
き、ａ＞ｂの関係を持たせると、導体層８とシリコン基
板１との密着性が悪くても、絶縁膜５が導体層８の周縁
を押えているから、導体層８の剥れを防ぐことができ、
絶縁不良を無くすことができる。
また、絶縁層上面を平坦化できるので配線８の幅ｃを
製造上の最小寸法にすることができる。ここで仮にｃ≦
ｂにできるなら並列する２つの接続領域の間隔を開孔部
２の分離に必要な間隔ｄとすることができる。ここで、
第５図に示すｙがｙ＝ｄであるならば第１の実施例では
2xの間隔が減少できることになる。
製造上の最小寸法にすることができる。ここで仮にｃ≦
ｂにできるなら並列する２つの接続領域の間隔を開孔部
２の分離に必要な間隔ｄとすることができる。ここで、
第５図に示すｙがｙ＝ｄであるならば第１の実施例では
2xの間隔が減少できることになる。
次に、本発明に関連する技術の製造方法について説明
する。
する。
第２図（ａ）〜（ｃ）は第１図（ａ），（ｂ）に示す
半導体装置の製造方法を説明するための工程順に示す半
導体チップの断面図である。
半導体装置の製造方法を説明するための工程順に示す半
導体チップの断面図である。
まず、第２図（ａ）に示すように、シリコン基板１に
フィールド酸化膜２を形成して素子領域を区画し、絶縁
分離する。そして拡散層３を形成する。この上にリンを
含む酸化シリコンの絶縁膜４を堆積し、その上にリンを
含まない酸化シリコンの絶縁膜５を堆積する。絶縁膜４
と５は、絶縁膜５の方が絶縁膜４よりもエッチング速度
が遅いことが必要である。
フィールド酸化膜２を形成して素子領域を区画し、絶縁
分離する。そして拡散層３を形成する。この上にリンを
含む酸化シリコンの絶縁膜４を堆積し、その上にリンを
含まない酸化シリコンの絶縁膜５を堆積する。絶縁膜４
と５は、絶縁膜５の方が絶縁膜４よりもエッチング速度
が遅いことが必要である。
ホトレジスト10のマスクを形成し、異方性エッチング
により絶縁膜4,5をエッチングして第２開孔部７を形成
する。
により絶縁膜4,5をエッチングして第２開孔部７を形成
する。
次に、第２図（ｂ）に示すように、等方性エッチング
法を用いて開孔部に対して横方向のエッチングを行な
う。酸化シリコンのエッチング速度はリンを含む酸化シ
リコンより遅いためエッチング後の形状は、第２図
（ｂ）に示す様に、段差がついたものとなる。この後、
ホトレジスト10を除去する。
法を用いて開孔部に対して横方向のエッチングを行な
う。酸化シリコンのエッチング速度はリンを含む酸化シ
リコンより遅いためエッチング後の形状は、第２図
（ｂ）に示す様に、段差がついたものとなる。この後、
ホトレジスト10を除去する。
次に、第２図（ｃ）に示すように、六フッ化タングス
テンをシランにより還元する方法を用いて開孔部中の拡
散層３上に選択的にタングステンの導体層８を成長させ
る この後、例えばアルミニウムを用いて配線９を形成
し、接続領域を完成させる。
テンをシランにより還元する方法を用いて開孔部中の拡
散層３上に選択的にタングステンの導体層８を成長させ
る この後、例えばアルミニウムを用いて配線９を形成
し、接続領域を完成させる。
第３図（ａ），（ｂ）は本発明の第１の実施例による
半導体装置を示す平面図及びＢ−Ｂ′線断面図である。
半導体装置を示す平面図及びＢ−Ｂ′線断面図である。
この実施例では、絶縁膜４にリンを高濃度に含んだ酸
化シリコンを用い、絶縁膜５にリンを低濃度に含んだ酸
化シリコンを用いることによってエッチング速度に差を
つけている。
化シリコンを用い、絶縁膜５にリンを低濃度に含んだ酸
化シリコンを用いることによってエッチング速度に差を
つけている。
第１及び第２開孔部の形成方法は、第２図（ａ）〜
（ｃ）で説明したのと同様である。
（ｃ）で説明したのと同様である。
第１及び第２開孔部形成後、拡散層３と同導電型の不
純物をイオン注入して拡散層３より深い接合部分を形成
する。
純物をイオン注入して拡散層３より深い接合部分を形成
する。
次に、900℃の窒素雰囲気中で熱処理して絶縁膜4,5を
軟化させ、開孔部に丸味を帯びさせる。
軟化させ、開孔部に丸味を帯びさせる。
本発明に関連する技術の製造方法では、タングステン
層形成の際、絶縁層の段差部にタングステンが形成され
ない危険性があるが、第１の実施例では、段差部の形状
が改善されるのでタングステンの形成が確実なものとな
る。また、開孔部上部の形状も改善されるのでタングス
テンを絶縁膜５の上部まで形成せずとも良い。
層形成の際、絶縁層の段差部にタングステンが形成され
ない危険性があるが、第１の実施例では、段差部の形状
が改善されるのでタングステンの形成が確実なものとな
る。また、開孔部上部の形状も改善されるのでタングス
テンを絶縁膜５の上部まで形成せずとも良い。
以上、説明したように、本発明は、開孔部に導体層を
埋め込む接続領域において開孔部上部の幅を開孔部底部
の幅より小さくすることで導体層の剥れを防ぎ、また上
部を通る配線幅を細くすることで集積度を向上できる効
果がある。
埋め込む接続領域において開孔部上部の幅を開孔部底部
の幅より小さくすることで導体層の剥れを防ぎ、また上
部を通る配線幅を細くすることで集積度を向上できる効
果がある。
第１図（ａ），（ｂ）は本発明に関連する技術による半
導体装置の平面図及びＡ−Ａ′線断面図、第２図（ａ）
〜（ｃ）は第１図（ａ），（ｂ）に示す半導体装置の製
造方法を説明するための工程順に示した半導体チップの
断面図、第３図（ａ），（ｂ）は本発明の第１の実施例
による半導体装置を示す平面図及びＢ−Ｂ′線断面図、
第４図（ａ），（ｂ）は従来の半導体装置の第１の例の
平面図及びＤ−Ｄ′線断面図、第５図（ａ），（ｂ）は
従来の半導体装置の第２の例の平面図及びＥ−Ｅ′線断
面図である。 １……シリコン基板、２……フィールド酸化膜、３……
拡散層、4,5……絶縁膜、６……第１開孔部、７……第
２開孔部、８……導体層、９……配線、10……ホトレジ
スト、11……絶縁膜、12……多結晶シリコン配線。
導体装置の平面図及びＡ−Ａ′線断面図、第２図（ａ）
〜（ｃ）は第１図（ａ），（ｂ）に示す半導体装置の製
造方法を説明するための工程順に示した半導体チップの
断面図、第３図（ａ），（ｂ）は本発明の第１の実施例
による半導体装置を示す平面図及びＢ−Ｂ′線断面図、
第４図（ａ），（ｂ）は従来の半導体装置の第１の例の
平面図及びＤ−Ｄ′線断面図、第５図（ａ），（ｂ）は
従来の半導体装置の第２の例の平面図及びＥ−Ｅ′線断
面図である。 １……シリコン基板、２……フィールド酸化膜、３……
拡散層、4,5……絶縁膜、６……第１開孔部、７……第
２開孔部、８……導体層、９……配線、10……ホトレジ
スト、11……絶縁膜、12……多結晶シリコン配線。
Claims (3)
- 【請求項１】半導体基板上の導電領域と上層の配線層と
が層間絶縁膜に設けられたコンタクト孔を介して接続さ
れる半導体装置の製造方法であって、前記層間絶縁膜と
して第１の絶縁膜及び所定の等方性エッチング手段に対
して前記第１の絶縁膜よりエッチング速度の遅い熱軟化
性の第２の絶縁膜を順次に堆積する工程と、前記第２の
絶縁膜及び第１の絶縁膜を貫通して前記導電領域に達す
る開口を異方性エッチングにより形成した後前記等方性
エッチング手段により前記開口側面の第１の絶縁膜をエ
ッチングして前記開口の下部を大きくした断面凸字状の
前記コンタクト孔を形成する工程と、熱処理により前記
第２の絶縁膜を軟化して前記開口の上部の断面形状を平
滑化するとともに前記開口の上部と下部の境界部におけ
る寸法差を低減する工程と、前記コンタクト孔を埋める
導体層を形成する工程と、前記導体層表面及び第２の絶
縁膜表面をそれぞれ選択的に被覆する前記配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項２】第１の絶縁膜及び第２の絶縁膜がそれぞれ
高濃度及び低濃度にリンを含有する珪酸ガラスでなる請
求項１記載の半導体装置の製造方法。 - 【請求項３】導体層としてタングステン層を選択成長法
により形成する請求項１又は２記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289429A JP2666427B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289429A JP2666427B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02134848A JPH02134848A (ja) | 1990-05-23 |
| JP2666427B2 true JP2666427B2 (ja) | 1997-10-22 |
Family
ID=17743132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289429A Expired - Lifetime JP2666427B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666427B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739846B2 (ja) * | 1995-07-28 | 1998-04-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598357A (ja) * | 1982-07-06 | 1984-01-17 | Mitsubishi Electric Corp | 半導体装置におけるコンタクト孔の形成方法 |
| JPS5968950A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62162345A (ja) * | 1986-01-13 | 1987-07-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0226020A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
-
1988
- 1988-11-15 JP JP63289429A patent/JP2666427B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02134848A (ja) | 1990-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US4977439A (en) | Buried multilevel interconnect system | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPS6362107B2 (ja) | ||
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| EP0296718A2 (en) | A coplanar and self-aligned contact structure | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH0793353B2 (ja) | 半導体装置の製造方法 | |
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JPS59215741A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) | ||
| JPH03280545A (ja) | 半導体装置の配線形成方法 |