JPS598357A - 半導体装置におけるコンタクト孔の形成方法 - Google Patents

半導体装置におけるコンタクト孔の形成方法

Info

Publication number
JPS598357A
JPS598357A JP11905182A JP11905182A JPS598357A JP S598357 A JPS598357 A JP S598357A JP 11905182 A JP11905182 A JP 11905182A JP 11905182 A JP11905182 A JP 11905182A JP S598357 A JPS598357 A JP S598357A
Authority
JP
Japan
Prior art keywords
insulating film
film
contact hole
etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11905182A
Other languages
English (en)
Inventor
Satoru Kamoto
覚 嘉本
Yasuhiro Funakoshi
舟越 也寿宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11905182A priority Critical patent/JPS598357A/ja
Publication of JPS598357A publication Critical patent/JPS598357A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置におけるコンタクト孔の形成方法
に係り、特に精度のよいコンタクト孔を得るための改良
に関するものである。
半導体装置においては半導体基板上に素子を形成し表面
に保護絶縁膜を形成した後に、これらの素子相互間また
は他の外部回路との間の接続のために、保護絶縁膜にコ
ンタクト孔を穿ち、これを介して導電膜による接続する
方法が広く用いられている。このコンタクト孔の形成精
度は特に高密度集積回路装置においては重要視される傾
向にある。
ところで、第1図A −Cは従来のコンタクト孔形成方
法の一例の主要段階における状態を示す断面図である。
まず、第1図Aに示すように、シリコン基板(1)の一
方の主面にゲート酸化膜(2a)およびフィールド酸化
膜(2b)を形成後、ゲート酸化膜(2a)の上にポリ
シリコンゲー)KM(3)k形成し、さらに熱酸化によ
ってポリシリコンゲート電極(3)の表面に酸化膜(4
)を形成し、以下コンタクト工程に入る。第1図Bに示
すように、酸化膜(4)の上を含めて、ゲート酸化膜(
2a)およびフィールド酸化膜(2b)の上にリン・ケ
イ酸ガラス(rrsa)膜(5)を形成し、その上にコ
ンタクト孔を形成すべき部分に開孔を有するホトレジス
トマスク(6)全形成す、る。
つづいて、第1図Cに示すように、上記ホトレジストマ
スク(6)をマスクにしてPSG膜(5)並びに酸化膜
(2a)および(4)をエツチングしてシリコン基板(
1)およびポリシリコンゲート電極(3)の表面を一部
露出させてコンタクト孔(7)を形成する。
ところが、以上のような従来の方法では、PSG膜(5
)並びに酸化膜(2a)および(4)を−拠にエツチン
グするので、等方性エツチングの場合には第1図Cに示
すようにサイドエツチングが発生し、ホトレジストマス
ク(6)の開孔より大きいコンタクト孔(7)が形成さ
れることになり、コンタクト孔(7)の大きさを精度よ
くコントロールできなかった。従って、半導体装置の集
積度を向上できないなどの欠点があった。また、寸法精
度を向上させようとして、非等方(異方)性エツチング
を用いると絶縁層の断差部が急峻となり、この部分を通
って形成される導電膜に断線を生じる。
この発明は以上のような点に鑑みてなされたもので、薄
い下層絶縁膜と厚い上層絶縁膜との間に薄い中間層絶縁
膜を形成し、上層絶縁膜を介して中間層絶縁膜にあらか
じめ所望の大きさの開孔を形成しておき、この中間層絶
縁膜をマスクとして下層絶縁膜をエツチングすることに
よって、精度よくコンタクト孔を形成する方法を提供す
ることを目的としている。
第2図A〜Cはこの発明の第1の実施例の主要段階にお
ける状態を示す断面図で、第]図A−Cの従来例と同等
部分は同一符号で示す。1ず、第1図Aに示したと全く
同様に、シリコン基板(1)の上に、ゲート酸化膜(2
a )、フ・イールド酸化膜(zb ) 。
ポリシリコンゲート電極(3)及び酸化膜(4)を形成
したものを準備l〜、つづいて、第2図Aに示すように
、ポリシリコンゲー) N It (3)の上の酸化膜
(4)の」−を含むゲート酸化膜(2a)およびフィー
ルド酸化膜(2b)の上に膜厚1ooo A位の窒化膜
(8)を形成し、上記窒化膜(8)上に所望の開孔を有
する第1のホトレジストマスク(6)を形成し、上記窒
化膜(8)をエツチングすることにより上記窒化膜(8
)にコンタクトとして所望の大きさの開孔00を形成す
る。次に第2図Bに示すように、開孔αOの内部に露出
し、た酸化膜(2a、)、 (4)の上から窒化膜(8
)の上にわたって全面に膜厚tooo A程度のPSG
膜(5)を形成し、更にその上に前述の第1のホトレジ
ストマスク(6)と同一パターンまたはその開孔が少し
大きいノ(ターンの第2のホトレジストマスク(9)を
形成する。つづいて第2図Cに示すように、この第2の
ホトレジスト・マスク(9)をマスクとして酸化膜に対
するエツチング法を施してPSG膜(5)並びに酸化膜
(2a)および(4)fエツチングしてコンタクト孔(
7)を形成する。
このとき、上述のように酸化膜に対するエツチング法を
用いるので、窒化膜(8)は実質的にエツチングされず
、その開孔00を介して酸化膜(2a)、(4)がエツ
チングされるので、コンタクト孔(7)は殆んど大きく
ならず精度よく形成することができる。一方、Pf9G
膜(5)は従来例と同様にサイドエツチングを受けて、
コンタクト孔(7)部において窒化膜(8)及び酸化膜
(za)、(4)に比して、図示のように後退するので
、段差の急峻さを緩和できるので、PSG膜(5)の上
に形成されるアルミニウム配線膜の断線も防+hされる
。以上のような効果を得るためには窒化膜(8)は酸化
膜(2a)、(4)のマスクとなるに十分な厚ささえあ
れば、薄くてよく、この窒化膜(8)が2000八程度
以上の厚さをもつと、ストレスのため窒化膜(8)が割
れたり、能動部分に悪影響をおよほす可能性がある。ま
た、酸化膜(2a)、(4)の膜厚が太きく 2000
八以上にもなればこれらから窒化膜(8)を経てP2O
膜(5)へ移行する部分の段差が大きくなるばかりでな
く、等分酸化膜エツチングに際して、酸化膜(2a)、
 (4)がサイドエツチングを受け、コンタクト孔(7
)の径が開孔0Gの径より0.4 tt以上も大きくな
るのでアルミニウム配線膜の断線のおそれも生じ、かつ
、コンタクト孔(7)の精度も低下する。
また、PSG膜(5)の下に窒化膜(8)があるので、
能動領域すなわち酸化膜(2a)、 (4)およびシリ
コン基板(1)への不純物の浸入を防ぐことができる。
なお、pチャネルFBTなどのp+形領領域図示せず)
にコンタクトを行なうとき、PSG膜(5)をなめらか
にする加熱工程で、PSG膜(5)中のリンがp+形領
領域入る可能性がある。従って、PSG膜(5)をなめ
らかにする加熱工程をPSG膜(5)及び酸化膜(2a
 ) 、 (41,のエツチングの途中で行ない、この
加熱工程が終ってから酸化膜のエツチングを再開してコ
ンタクト孔(7)の形成を完了するようにすれば、p+
形領領域のリンの浸入を防止できろうまた、この実施例
では第1のホトレジストマスク(6)および第2のホト
レジストマスク(9)の2重にマスクを用いたのでコ°
ミの混入などによるマスクの偶発的欠陥による不用のコ
ンタクト孔の形成は防止されるつ な卦、上記実施例では膜厚1000八位の窒化膜(8)
を形成したものを示したが、酸化膜(2−a)l(4)
及びフィールド酸化膜(2b)をアンモニアガスをもち
いた高圧熱窒化などの方法により直接に数10〜100
八位の窒化膜を形成して、窒化膜(8)のかわりに使っ
ても同様の効果が得られる。
また、コンタクト孔(7)の形成後、窒化膜エッチを行
ないコンタクト部の酸化膜(2a ) + (4)より
少しはり出した窒化膜(8)を取りのぞくことは、より
段? 差部をなめらかにし、アルミニウム配線の断線の防ぎ、
より効果的である。
第3図A −0はこの発明の第2の実施例の主要段階に
おける状態を示す断面図である。この実施例では、まず
、第3図Aに示すようにシリコン基板(1)上にゲート
酸化膜(2a)、 フィールド酸化膜(2b)を形成し
、ポリシリコンゲー) 電極(3) 、酸化膜(4)を
形成した後、更に第2図Aの場合と同様に膜厚1000
八程度の窒化膜(8)を形成し窒化膜(8)をエツチン
グ開孔することなく、その上面全体に膜厚700OA程
度のPSG膜(fi) を形成し、その上に第2図Bの
場合に形成したと同様の所望の開孔を有する第1のホト
レジストマスク(6)を形成する。つづいて、第3図B
に示すように、この第1のホトレジストマスク(6)を
介して酸化膜エツチング法を施してPSG膜(5)に開
孔aηを形成する。このエツチング法では窒化膜(8)
は実質的にエツチングされない。
次に、第1のホトレジストマスク(6)を除去したのち
、第3図Cに示すように開孔0υが形成されたPSG膜
(5)の上に、その表面に沿って形成すべきコンタクト
孔の直径に等しいか少し小さい直径の開孔を有する第2
のホトレジストマスク(9)を形成し、これを用いて窒
化膜に対するエツチング法を施して窒化膜(8)に所望
の大きさの開孔(10を形成し、つづいて、第2のホト
レジストマスク(9)と開孔αOが形成された窒化膜(
8)とをマスクとして酸化膜エツチング法にて酸化膜(
2a)、(11)をエツチングしてコンタクト孔(7)
f完成する。この実施例も酸化膜(2a)1(4)に接
して設けられ所望の径の開孔α0が形成された窒化膜(
8)をマスクとして酸化膜(2a)、 (4)をエツチ
ングするので、コンタクト孔(7)は精度よく形成でき
る。
@4図A−Cはこの発明の第3の実施例の主要段階にお
ける状態を示す断面図である。この実施例では第2の実
施例における第3図Aと全く同様の状態にした後、第2
の実施例ではPSG膜(5)に等発性エツチングを施し
たが、この第3の実施例では第4図Aに示すようにPS
G膜(5)に酸化膜に対する異方性エツチング法を施し
、開孔(lla)を形成する。異方性エツチングである
からサイドエツチングは極めて小さく、開孔(lla)
の形状は最初のホトレジストマスク(6)の開孔と殆ん
ど同一である。従って、第4図Bに示すようにこのit
で、ホトレジストマスク(6)と開孔(lla、)が形
成されたPSG膜(5)とをマスクとして窒化膜エツチ
ング法を施して、窒化膜(8)に開孔αOを形成し、引
続いて、第4図Cに示すようにホトレジストマスク(6
)の残った状態でそれぞれ開孔が形成されたPSG膜(
5)および窒化膜(8)をマスクとして、酸化膜エツチ
ング法を施して酸化膜(2a)、(4)に開孔を形成し
コンタクト孔(7)を完成する。この実施例では上述の
ようにPSG膜(5)の開孔(lla)の形成に異方性
エツチングを用いたので、第2の実施例におけるような
第3のホトレジストマスク(2)を形成する要なく、窒
化膜(8)に正確な開孔01を形成でき、コンタクト孔
(7)も精度よく形成できる。
コンタクト孔(7)の形成後、ホトレジストマスク(6
)を除去して、更に酸化膜エツチング法を追加すること
によってPSG膜(5)の開孔(lla)の上部のかど
をなめらかにする。しかし、第4図Cの段階での酸化膜
(2a)、 (4)のエツチング開孔の工程をホトレジ
スト膜(6)を除去して後に行なってもよい、これによ
ってPSG膜(5)の段差部をなめらかにし、6アルミ
ニウム配線の断線を防止できる。
なお、この発明におけるコンタクト孔の形成個所は上記
実施例の場合の他に半導体基板上の配線導体の上であっ
てもよい。また、上記各実施例では窒化膜を別個に形成
したが、その下の酸化膜の表面部を直接酸化して形成し
てもよ(、PSG膜の代りにシリコン酸化膜を用いるこ
ともできる。更に、窒化膜と酸化膜及びPSG膜とはエ
ツチング手法が異る膜の組み合わせであれば、この組み
合わせに限定されるものではない。
以上詳述したように、この発明ではともに第1のエツチ
ング手法でエツチング可能な第1の絶縁膜と、その上方
に重ねて形成された膜厚の厚い第2の絶縁膜とを通して
コンタクト孔を形成するに当って両者の間に第1のエツ
チング手法では実質的にエツチングされず第2のエツチ
ング手法でエツチング可能な第3の絶縁膜を介在させ、
第2の絶縁膜の開孔エツチングでサイドエツチングによ
る孔径め拡大が生じても第3の絶縁膜に第2のエツチン
グ手法で精度のより開孔を形成し、この開孔を介して第
1の絶縁膜をエツチングしてコンタクト孔を完成するよ
うにしたのでコンタクト孔を精度よく形成することがで
き、集積回路装置の製造に適用すればその集積度の向上
に寄与する。
【図面の簡単な説明】
第1 図A −0は従来のコンタクト孔形成方法の一例
の主要段階における状態を示す断面図、第2図A−0.
第3図A −0および第4図A −0はそれぞれこの発
明の第1.第2および第3の実施例の主要段階における
状態を示す断面図である。 図において、(1)は半導体基板、(2a)はゲート酸
化膜(第1の絶縁膜) 、 (3)はポリシリコンゲー
ト電極、(4)は酸化膜(第1の絶縁膜’) 、(5)
はP2O膜(第2の絶縁膜) 、 (6)は第1のホト
レジストマスク、(7)はコンタクト孔、(8)は窒化
膜(第3の絶縁膜) 、(9)は第2のホトレジストマ
スク、QOハ第3の絶縁膜の開孔、αυ、 (lla)
は第2の絶縁膜の開孔である。 なお、図中同一符号は同一または相当部分を示す。 代理人 葛野信 −(外1名) 第1図 2a、/ 第2図 第3図 第4図 手続補正書(自発) 昭和57年11月10 日 2、発明の名称  半導体装置におけるコンタクト孔の
形成方法 3 、  ?1i il:、をする吉 事f′Iとの関係   持許出願人 fL 所     東工;〔都千代田区丸の内二丁目2
番3号名 称(601,)   三菱電機株式会社代表
者片山仁八部 4代理人 5、補正の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の欄お
よび図面の簡単な説明−瞥 6、補正の内容 (1)明細書の特許請求の範囲を添付別紙のとおりに訂
正する。 (2)  明細書の第7頁第3行の「−一一一生じる。 」の次に「異方性エツチングは酸化膜のシリコンに対す
る選択比が小さく、シリコンもエツチングされるので、
コンタクト孔の突き抜けが生じる可能性がある。」を追
加する。 (3)同、第9頁第14行および第12頁第19〜20
行に「等分」とあるのを「等方」と訂正する。 (4)同、第13頁第19行の「−一一一形成できる。 」の次に「また、上述のように酸化膜(2a)、 +4
1の開孔に異方性エツチング法を施さなかった理由は異
方性エツチングは酸化膜のシリコンに対する選択比が悪
く、シリコン基板filもエツチングされコンタクト孔
の突へ抜けが生じる可能性があるからである。」を追加
する。 (6)  同、第14頁第12行−に「直接酸化」とあ
るのを「直接窒化」と訂正する。 (6)同、第15頁第18行の「(第1の絶縁膜)、」
の次にr (2b)はフィールド酸化膜、」を追加する
0 7、添付書類の目録 訂正後の特許請求の範囲を示す書面    1通以上 I。 特許請求の範囲 [11半導体基板上に形成され第1のエツチング手法で
エツチングされ得る第1の絶縁膜と、この第1の絶縁膜
の上方に重畳して形成され上記第1の絶縁膜よシ厚い膜
厚を有するとともに上記第1のエツチング手法でエツチ
ングされ得る第2の絶縁膜とに選択的にエツチングを施
して上記半導体基板の表面に達するコンタクト孔を形成
するに際して、上記第1の絶縁膜に直接液して上記第2
の絶縁膜との間に上記第1のエツチング手法では実質的
にエツチングされず第2のエツチング手法でエツチング
され得る第3の絶縁膜を形成し、上記第3の絶縁膜に上
記第2のエツチング手法による選択エツチングで形成し
た開孔を介して上記第1の絶縁膜に上記第1のエツチン
グ手法で選択エツチングを施すことを特徴とする半導体
装置におけるコンタクト孔の形成方法。 (2)  半導体基板上に第1の絶縁膜と第3の絶縁膜
とを順次形成し、第1のホトレジストマスクを介して第
2のエツチング手法で上記第3の絶縁膜に開孔を形成し
、上記第1のホトレジストマスクを除去した後に上記開
孔に露出した上記第1の絶縁膜と上記第3の絶縁膜との
上に第2の絶縁膜を形成し、上記第1のホトレジストマ
スクに対応するパターンの第2ホトレジストマスクを介
して第1のエツチング手法を上記第2および第1の絶縁
膜に施すことを特徴とする特許請求の範囲第1項記載の
半導体装置におけるコンタクト孔の形成方法。 (3)半導体基板上に第1の絶縁膜、第3の絶縁膜およ
び第2の絶縁膜を順次形成し、第1のホトレジストマス
クを介して上記第2の絶縁膜に第1のエツチング手法に
よる等方性エツチングを施して比較的大きい開孔を形成
し、上記第1のホトレジストマスク全除去した後に上記
開孔に露出した上記第3の絶縁膜上に所要形状の開孔を
有するとともに上記第2の絶縁膜上にわたって形成され
た第2のホトレジストマスクを介して第2のエツチング
手法を上記第3の絶縁膜に施して開孔を形成し、上記第
3の絶縁膜の上記開孔を介して上記第1のエツチング手
法を上記第1の絶縁膜に施すことを特徴とする特許gt
f求の範囲第1項記載の半導体装置におけるコンタクト
孔の形成方法。 (4)半導体基板上に第1の絶縁膜、第3の絶縁膜およ
び第2の絶縁膜を順次形成し、ホトレジストマスクを介
して上記第2の゛絶縁膜に第1のエツチング手法による
異方性エツチングを施して比較的稲度のよい開孔を形成
し、上記ホトレジストマスクおよび上記開孔が形成され
た上記第2の絶縁膜を介して第2のエツチング手法を上
記第3の絶縁膜に施して開孔を形成し、上記第3の絶縁
膜の上記開孔を介して上記第1のエツチング手法を上記
第1の絶縁膜に施すことを特徴とする特許請求の範囲第
1項記載の半導体装置におけるコンタクト孔の形成方法
。 (5)第1の絶縁膜及び第3の絶縁膜をそれぞれ200
OA以下の膜厚に形成することを特徴とする特許請求の
範囲第1項ないし第4項のいずれかに記載の半導体装置
におけるコンタクト孔の形成方法O (6)半導体基板の上面が電界効果トランジスタのゲー
ト電極および/または配線導体の表面を含むことを特徴
とする特許請求の範囲第1項ないし第5項のいずれかに
記載の半導体装置におけ□るコンタクト孔の形成方法。 (7)第1の絶縁膜を酸化シリコン膜、第′2の絶縁膜
をリンケイ酸ガラス膜、第3の絶縁膜を窒化シリコン膜
で形成することを特徴とする特許請求の範囲第1項ない
し第6項のいずれかに記載の半導体装置におけるコンタ
クト孔の形成方法。 (8)第1の絶縁膜及び第2の絶縁膜を酸化シリコン膜
、第3の絶縁膜を鴛化シリコン膜で形成することを特徴
とする特許請求の範囲第1項ないし第6項のいずれかに
記載の半導体装置におけるコンタクト孔の形成方法。 (9)  第3の絶縁膜は第1の絶縁膜の表面部を直接
窒化して形成することを特徴とする特許請求の範囲第7
項または第8項記載の半導体装置におけるコンタクト孔
の形成方法。

Claims (9)

    【特許請求の範囲】
  1. (1)  半導体基板上に形成され第1のエツチング手
    法でエツチングされ得る第1の絶縁膜と、この第1の絶
    縁膜の上方に重畳して形成され上記第1の絶縁膜より厚
    い膜厚を有するとともに上記第1のエツチング手法でエ
    ツチングされ得る第2の絶縁膜とに選択的にエツチング
    を施して上記半導体基板の表面に達するコンタクト孔を
    形成するに際して、上記第1の絶縁膜に直接液して上記
    第2の絶縁膜との間に上記第1のエツチング手法では実
    質的にエツチングされず第2のエツチング手法でエツチ
    ングされ得る第3の絶縁膜を形成し、上記第3の絶縁膜
    に上記第2のエツチング手法による選択エツチングで形
    成した開孔を介して上記第1の絶縁膜に上記第1のエツ
    チング手法で選択エツチングを施すことを特徴とする半
    導体装置におけるコンタクト孔の形成方法。
  2. (2)半導体基板上に第1の絶縁膜と第3の絶縁膜とを
    順次形成し、第1のホトレジストマスクを介して第2の
    エツチング手法で上記第5の絶縁膜に開孔を形成し、上
    記第1のホトレジストマスクを除去した後に上記開孔に
    露出した上記第1の絶縁膜と上記第3の絶縁膜との上に
    第2の絶縁、膜を形成し、上記第1のホトレジストマス
    クに対応するパターンの第2ホトレジストマスクを介し
    て第1のエツチング手法を上記第2および第1の絶縁膜
    に施すことを特徴とする特許請求の範囲第1項記載の半
    導体装置におけるコンタクト孔の形成方法。
  3. (3)半導体基板上に第1の絶縁膜、第3の絶縁膜およ
    び第2の絶縁膜を順次形成し、第1のホトレジストマス
    クを介して上記第2の絶縁膜に第1のエツチング手法に
    よる等方性エツチングを施して比較的大きい開孔を形成
    し、上記第1のホトレジストマスクを除去した後に上記
    開孔に露出した上記第3の絶縁膜上に所要形状の開孔を
    有するとともに上記第2の絶縁膜上にわたって形成され
    た第2のホトレジストマスクを介して第2のエツチング
    手法を上記第3の絶縁膜に施して開孔を形成し、上記第
    3の絶縁膜の上記開孔を介して北耐融]のエツチング手
    法を上記第1の絶縁膜に施すことを特徴とする特許請求
    の範囲第1項記載の半導体装置におけるコンタクト孔の
    形成方法。
  4. (4)  半導体基板上に第1の絶縁膜、第3の絶縁膜
    および第2の絶縁膜を順次形成し、ホトレジストマスク
    を介して上記第2の絶縁膜に第1のエツチング手法によ
    る異方性エツチングを施して比較的精度のよい開孔を形
    成し、上記ホトレジストマスクおよび上記開孔が形成さ
    れた上記@2の絶縁膜を介して第2のエツチング手法を
    上記第3の絶縁膜に施して開孔を形成し、上記第3の絶
    縁膜の上記開孔を介して上記第1のエツチング手法を上
    記第1の絶縁膜に施すことを特徴とする特許請求の範囲
    第1項記載の半導体装置におけるコンタクト孔の形成方
    法。
  5. (5)  第1の絶縁膜及び第3の絶縁膜をそれぞれ2
    000八以下の膜厚に形成することを特徴とする特許請
    求の範囲第1項ないし第一4項のいずれかに記載の半導
    体装置におけるコンタクト孔の形成方法。
  6. (6)  半導体基板の上面が電界効果トランジスタの
    ゲート電極および/または配線導体の表面を含むことを
    特徴とする特許請求の範囲第1項ないし第5項のbずれ
    かに記載の半導体装置におけるコンタクト孔の形成方法
  7. (7)第1の絶縁膜を酸化シリコン膜、第2の絶縁膜を
    リンケイ酸ガラス膜、第3の絶縁膜を窒化シリコン膜で
    形成することを特徴とする特許請求の範囲第1項ないし
    第6項のめずれかに記載の半導体装置におけるコンタク
    ト孔の形成方法。
  8. (8)  第3の絶縁膜及び第2の絶縁膜を酸化シリコ
    ン膜、第3の絶縁膜を窒化シリコン膜で形成すること全
    特徴とする特許請求の範囲第1項な旨し第6項のいずれ
    かに記載の半導体装置におけるコンタクト孔の形成方法
  9. (9)  第3の絶縁膜は第1の絶縁膜の表面部を直接
    窒化して形成することを特徴とする特許請求の範囲第7
    項または第8項記載の半導体装置におけるコンタクト孔
    の形成方法。
JP11905182A 1982-07-06 1982-07-06 半導体装置におけるコンタクト孔の形成方法 Pending JPS598357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11905182A JPS598357A (ja) 1982-07-06 1982-07-06 半導体装置におけるコンタクト孔の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11905182A JPS598357A (ja) 1982-07-06 1982-07-06 半導体装置におけるコンタクト孔の形成方法

Publications (1)

Publication Number Publication Date
JPS598357A true JPS598357A (ja) 1984-01-17

Family

ID=14751686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11905182A Pending JPS598357A (ja) 1982-07-06 1982-07-06 半導体装置におけるコンタクト孔の形成方法

Country Status (1)

Country Link
JP (1) JPS598357A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167447A (ja) * 1984-02-10 1985-08-30 Matsushita Electronics Corp 半導体装置の製造方法
JPH0273651A (ja) * 1988-09-08 1990-03-13 Nec Corp 半導体装置
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028793A (ja) * 1973-07-13 1975-03-24
JPS51136289A (en) * 1975-05-21 1976-11-25 Toshiba Corp Semi-conductor producing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028793A (ja) * 1973-07-13 1975-03-24
JPS51136289A (en) * 1975-05-21 1976-11-25 Toshiba Corp Semi-conductor producing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167447A (ja) * 1984-02-10 1985-08-30 Matsushita Electronics Corp 半導体装置の製造方法
JPH0273651A (ja) * 1988-09-08 1990-03-13 Nec Corp 半導体装置
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
USRE40965E1 (en) Method of forming low-resistance contact electrodes in semiconductor devices
JPH0438853A (ja) コンタクト構造の形成方法
US4363830A (en) Method of forming tapered contact holes for integrated circuit devices
JPH11354735A (ja) 半導体素子の製造方法
EP0097918A1 (en) Semiconductor device and method of making the same
JPS598357A (ja) 半導体装置におけるコンタクト孔の形成方法
US4030952A (en) Method of MOS circuit fabrication
US6268265B1 (en) Trench isolation method for semiconductor integrated circuit
KR100218741B1 (ko) 반도체소자 및 그 제조방법
JPS59202648A (ja) 半導体装置の製造方法
US3477123A (en) Masking technique for area reduction of planar transistors
JPS6161268B2 (ja)
JPS59182568A (ja) 絶縁ゲ−ト型電界効果半導体装置の製造方法
JP2761334B2 (ja) 半導体装置の製法
JPS6320383B2 (ja)
KR100192168B1 (ko) 반도체 소자의 다층 금속 배선 형성방법
TW522470B (en) Method of improving end-of-line shortening of a linear thin film
JPS63102340A (ja) 半導体装置の製造方法
JPH0542817B2 (ja)
JPS60785B2 (ja) Mos型半導体装置の製造方法
JPS59108317A (ja) 電極配線形成法
JPS6149439A (ja) 半導体装置の製造方法
JPH10242275A (ja) 半導体装置の製造方法
JPS6161546B2 (ja)
JP2001196463A (ja) 半導体装置の製造方法