JPS60167447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60167447A JPS60167447A JP2337084A JP2337084A JPS60167447A JP S60167447 A JPS60167447 A JP S60167447A JP 2337084 A JP2337084 A JP 2337084A JP 2337084 A JP2337084 A JP 2337084A JP S60167447 A JPS60167447 A JP S60167447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特にｙ、）ｖ−ホー）
ｖ形成方法に関するものである。
ｖ形成方法に関するものである。
従来例の構成とその問題点
近年、超高集積化回路装置（ＶＬＳＩ）では、微細化、
高集積化の進展にともなって多層配線構造を備えたもの
が増えつつある。しかしながら、配線が多層化するにつ
れて段差が急峻となり、この上に上層配線を形成するこ
とが困難となる。このため、下層配線を形成する前に下
層配線と」二層配線間の層間絶縁膜を平坦化する必要か
ある。
高集積化の進展にともなって多層配線構造を備えたもの
が増えつつある。しかしながら、配線が多層化するにつ
れて段差が急峻となり、この上に上層配線を形成するこ
とが困難となる。このため、下層配線を形成する前に下
層配線と」二層配線間の層間絶縁膜を平坦化する必要か
ある。
層間絶縁膜の平坦化方法としてホトレジストエッチバッ
クを採用した従来のＭＯＳ型半導体装置製造工程の１例
を、第１図の２１ − ｑの工程断面図を参照して説明
する。
クを採用した従来のＭＯＳ型半導体装置製造工程の１例
を、第１図の２１ − ｑの工程断面図を参照して説明
する。
第１図ａに示すように、まず、シリコン基板１の上にＭ
ＯＳ型半導体装置の構成要素として、所定のＬＯＧＯＳ
酸化膜２、ゲート酸化膜（図には示されていない）、ポ
リシリコン層３、ソースドレイン拡散層（図には示され
てい々い）形成処理を行なった後、これらをおおう第１
層間絶縁膜（酸化ケイ素）４を形成し、所定の個所にス
ルーホール（図には示していない）を開孔した後、第１
Ａｌ配線層５Ａ、５Ｂを形成する。次に、第１図すのよ
うに、第１Ａ７！配線ｊ曽５Ａ、５７３による段差を平
坦化するだめの埋め込み用絶縁膜として酸化ケイ素膜６
を被着する。尚、この時、酸化ケイ素膜６の膜厚は第１
Ａ７配線層５ Ａ、５ Ｂの膜厚より厚くする。この
後、第１図Ｃのように、ホトレジスト７を回転塗布し、
熱処理を施すことによって塗布したホトレジストフ中の
溶媒を完全に除去するとともに、ホトレジスト７を溶融
してホトレジスト７表面をほぼ平坦化する。これに続い
て、ホトレジストアおよび酸化ケイ素膜６のエツチング
速度がほぼ同一となるようなエツチング条件のもとで、
第１図ｄのように、ホトレジスト７の全部および酸化ケ
イ素膜６上面部大半をエツチング除去する。この時、シ
リコン基板１而からの高さが最も高い所に位置する第１
Ａｌ配線層５人の上に若干（０〜２０００人）の酸化ケ
イ素膜６が残る程度でエツチングを終了する。このエツ
チングによって、酸化ケイ素膜６の表面はほぼ平坦とな
るが、シリコン基板１而からの高さが低い第１ Ａｌ配
線５Ｂ上の酸化ケイ素膜６は高さの高い第１Ａβ配線５
人の酸化ケイ素膜６に較べて〃くなる。次に、第１図ｅ
のように、第１ Ａ７配線層６Ａ、５Ｂ上に、層間絶縁
膜として、膜厚１００００人の酸化ケイ素から成る第２
層間絶縁膜８を被着する。
ＯＳ型半導体装置の構成要素として、所定のＬＯＧＯＳ
酸化膜２、ゲート酸化膜（図には示されていない）、ポ
リシリコン層３、ソースドレイン拡散層（図には示され
てい々い）形成処理を行なった後、これらをおおう第１
層間絶縁膜（酸化ケイ素）４を形成し、所定の個所にス
ルーホール（図には示していない）を開孔した後、第１
Ａｌ配線層５Ａ、５Ｂを形成する。次に、第１図すのよ
うに、第１Ａ７！配線ｊ曽５Ａ、５７３による段差を平
坦化するだめの埋め込み用絶縁膜として酸化ケイ素膜６
を被着する。尚、この時、酸化ケイ素膜６の膜厚は第１
Ａ７配線層５ Ａ、５ Ｂの膜厚より厚くする。この
後、第１図Ｃのように、ホトレジスト７を回転塗布し、
熱処理を施すことによって塗布したホトレジストフ中の
溶媒を完全に除去するとともに、ホトレジスト７を溶融
してホトレジスト７表面をほぼ平坦化する。これに続い
て、ホトレジストアおよび酸化ケイ素膜６のエツチング
速度がほぼ同一となるようなエツチング条件のもとで、
第１図ｄのように、ホトレジスト７の全部および酸化ケ
イ素膜６上面部大半をエツチング除去する。この時、シ
リコン基板１而からの高さが最も高い所に位置する第１
Ａｌ配線層５人の上に若干（０〜２０００人）の酸化ケ
イ素膜６が残る程度でエツチングを終了する。このエツ
チングによって、酸化ケイ素膜６の表面はほぼ平坦とな
るが、シリコン基板１而からの高さが低い第１ Ａｌ配
線５Ｂ上の酸化ケイ素膜６は高さの高い第１Ａβ配線５
人の酸化ケイ素膜６に較べて〃くなる。次に、第１図ｅ
のように、第１ Ａ７配線層６Ａ、５Ｂ上に、層間絶縁
膜として、膜厚１００００人の酸化ケイ素から成る第２
層間絶縁膜８を被着する。
この後、第１図ｆのように、第１Ａｌ配線層５Ａ。
５Ｂ上の第２＠間絶縁膜８の所定の個所にドライエツチ
ング技術を用いてスルーホー／Ｉ／９を開孔スる。引き
続き、第１図ｑのように、第２Ａ７１！配線層１０を形
成して完成する。
ング技術を用いてスルーホー／Ｉ／９を開孔スる。引き
続き、第１図ｑのように、第２Ａ７１！配線層１０を形
成して完成する。
しかしながら、このようにして行なわれる半導体装置の
製造方法においては、ニア、）ｖ−ホー／ｌ／９を開孔
する際、低い個所に位置する第１ Ａ７配線層６Ｂ上の
酸化ケイ素膜６，８の厚さが非常に厚くなるため、スル
ーホール９を開孔するのが困難でアリ、エツチング中、
ホトレジストニピンホールが生じることが多い。一方、
第２層間絶縁膜８の膜厚を薄くすればスルーホー）Ｖ９
を開孔するだめのエツチングは比較的容易となるが、配
線容量が大きく々る問題が生じる。また、第１Ａ７１！
配線層６Ｂ上に深いスルーホールを形成した場合、そ
の個所において第２Ａ７！配線層１ｏは断線しやすい。
製造方法においては、ニア、）ｖ−ホー／ｌ／９を開孔
する際、低い個所に位置する第１ Ａ７配線層６Ｂ上の
酸化ケイ素膜６，８の厚さが非常に厚くなるため、スル
ーホール９を開孔するのが困難でアリ、エツチング中、
ホトレジストニピンホールが生じることが多い。一方、
第２層間絶縁膜８の膜厚を薄くすればスルーホー）Ｖ９
を開孔するだめのエツチングは比較的容易となるが、配
線容量が大きく々る問題が生じる。また、第１Ａ７１！
配線層６Ｂ上に深いスルーホールを形成した場合、そ
の個所において第２Ａ７！配線層１ｏは断線しやすい。
尚、スルーホー／Ｉ／９を開孔する時、等方性エツチン
グ技術を用いれば第２ｋｌ配置層１ｏの断線は緩和され
るが、微細なスル−ホールを形成することが困難である
。
グ技術を用いれば第２ｋｌ配置層１ｏの断線は緩和され
るが、微細なスル−ホールを形成することが困難である
。
発明の目的
本発明は、このような問題を解決するものであり、微細
なヌル−ホールを容易に開孔でき、かつ第２ｋｌ配線の
断線が生じ々い半導体装置の製造方法を提供するもので
ある。
なヌル−ホールを容易に開孔でき、かつ第２ｋｌ配線の
断線が生じ々い半導体装置の製造方法を提供するもので
ある。
発明の構成
本発明は層間絶縁膜を、下層の窒化ケイ素膜および上層
の酸化ケイ素膜の２層構造にし、ヌル−ホール形成時、
上層の酸化ケイ素膜を弗酸水溶液等を用いて湿式エツチ
ングし、下層の窒化ケイ素膜を異方性（乾式）エツチン
グする工程をそなえた半導体装置の製造方法であり、こ
れによシ、微細なスルーホールを開孔でき、かつ、第２
１７配線局の断線が生じない。
の酸化ケイ素膜の２層構造にし、ヌル−ホール形成時、
上層の酸化ケイ素膜を弗酸水溶液等を用いて湿式エツチ
ングし、下層の窒化ケイ素膜を異方性（乾式）エツチン
グする工程をそなえた半導体装置の製造方法であり、こ
れによシ、微細なスルーホールを開孔でき、かつ、第２
１７配線局の断線が生じない。
実施例の説明
本発明にかかる半導体装置の製造方法の一実施例を第２
図ａ−ｇの工程順断面図を用いて説明する。尚、簡明化
のためあえてトランジヌター領域の断面は省略した。
図ａ−ｇの工程順断面図を用いて説明する。尚、簡明化
のためあえてトランジヌター領域の断面は省略した。
第１図ａに示すように、１ず、シリコン基板１上にＭＯ
３型半導体装置の構成要素として、所定のＬＯＣＯ，Ｓ
酸化膜２、ゲート酸化膜（図には示されていない）、ポ
リシリコン層３、ソース・ドレイン拡散層（図には示さ
れていない）形成処理を行なった後、これらをおおう第
１層間絶縁膜（酸化ケイ素）４を形成し、所定の個所に
スルーホー／Ｉ／（図には示されていない）を開孔した
後、第１人ｌ配線層５Ａ、５Ｂを形成する。次に、第２
図すのように、第１ＡＩ配線層６人、６Ｂによる段差を
平坦化するだめの埋め込み用絶縁膜とじて酸化ケイ素膜
６を被着する。尚、この時、酸化ケイ素膜６の膜厚は第
１Ａβ配線層５Ａ、５Ｂの膜厚より厚くする。この後、
第２図Ｃホトレジスト７を回転塗布し、熱処理を施すこ
とによって塗布したホトレジスト中の溶媒を完全に除去
するとともに、ホトレジスト了を溶融してホトレジスト
７表面をほぼ平坦化する。これに続いて、ホトレジスト
７および酸化ケイ素膜６のエツチング速度がほぼ同一と
なるエツチング条件のもとで、例えば、ＣＦ４１０２混
合ガヌを用いて、第２図ｄのように、ホトレジスト７ の」二面部大半を平坦にエツチング除去する。この時、
シリコン基板１面からの高さか最も高い所に位置する第
１Ａ／配線層５人の」―に若干（０〜２０００人）の酸
化ケイ素膜６が残る程度でエツチングを終了する。この
エツチングによって、酸化ケイ素膜６の表面はほぼ平坦
なものとなる。次に、第２図ｅのように、第１．Ａｄ配
線層５Ａ，５Ｂ上に、層間絶縁膜として、膜厚３０００
人の窒化ケイ素膜１１を被着し、更にその」二に、膜厚
７０００人の酸化ケイ素膜１２を被着する。この後、第
２図ｒのように、所定の個所にスルーホール９を開孔す
るため、ホトレジスト１３をマスクにして、弗酸系水溶
液を用いて酸化ケイ素膜１２をエツチングする。この時
、酸化ケイ素膜１２には、エツチングにより、大きい横
方向エツチングが進むが、下地の窒化ケイ素膜１１はほ
とんどエツチングされない。引き続き、上記ホトレジス
ト１３をマスクにして窒化ケイ素膜１１および酸化ケイ
素膜（埋め込み用絶縁膜）６をＣＦ４あるいはＣ３Ｆ８
等のガスを用いて異方性エツチングする。次に、ホトレ
ジスト１３を除去したのち、第２図ｑのように、第２Ａ
ｌ配線を形成して完成する。
３型半導体装置の構成要素として、所定のＬＯＣＯ，Ｓ
酸化膜２、ゲート酸化膜（図には示されていない）、ポ
リシリコン層３、ソース・ドレイン拡散層（図には示さ
れていない）形成処理を行なった後、これらをおおう第
１層間絶縁膜（酸化ケイ素）４を形成し、所定の個所に
スルーホー／Ｉ／（図には示されていない）を開孔した
後、第１人ｌ配線層５Ａ、５Ｂを形成する。次に、第２
図すのように、第１ＡＩ配線層６人、６Ｂによる段差を
平坦化するだめの埋め込み用絶縁膜とじて酸化ケイ素膜
６を被着する。尚、この時、酸化ケイ素膜６の膜厚は第
１Ａβ配線層５Ａ、５Ｂの膜厚より厚くする。この後、
第２図Ｃホトレジスト７を回転塗布し、熱処理を施すこ
とによって塗布したホトレジスト中の溶媒を完全に除去
するとともに、ホトレジスト了を溶融してホトレジスト
７表面をほぼ平坦化する。これに続いて、ホトレジスト
７および酸化ケイ素膜６のエツチング速度がほぼ同一と
なるエツチング条件のもとで、例えば、ＣＦ４１０２混
合ガヌを用いて、第２図ｄのように、ホトレジスト７ の」二面部大半を平坦にエツチング除去する。この時、
シリコン基板１面からの高さか最も高い所に位置する第
１Ａ／配線層５人の」―に若干（０〜２０００人）の酸
化ケイ素膜６が残る程度でエツチングを終了する。この
エツチングによって、酸化ケイ素膜６の表面はほぼ平坦
なものとなる。次に、第２図ｅのように、第１．Ａｄ配
線層５Ａ，５Ｂ上に、層間絶縁膜として、膜厚３０００
人の窒化ケイ素膜１１を被着し、更にその」二に、膜厚
７０００人の酸化ケイ素膜１２を被着する。この後、第
２図ｒのように、所定の個所にスルーホール９を開孔す
るため、ホトレジスト１３をマスクにして、弗酸系水溶
液を用いて酸化ケイ素膜１２をエツチングする。この時
、酸化ケイ素膜１２には、エツチングにより、大きい横
方向エツチングが進むが、下地の窒化ケイ素膜１１はほ
とんどエツチングされない。引き続き、上記ホトレジス
ト１３をマスクにして窒化ケイ素膜１１および酸化ケイ
素膜（埋め込み用絶縁膜）６をＣＦ４あるいはＣ３Ｆ８
等のガスを用いて異方性エツチングする。次に、ホトレ
ジスト１３を除去したのち、第２図ｑのように、第２Ａ
ｌ配線を形成して完成する。
発明の効果
本発明によれば、スルーホールを形成する際、層間絶縁
膜の大部分を占める酸化ケイ素膜がウェットエツチング
によりエツチングされるため、レジストを劣化させるド
ライエノチンク時間が非常に短くなるので、同ホトレジ
ヌトニピンホー７ｙ７５に発生することがなく、７．）
ｖ−ホールが非常に容易に形成できる。壕だ、層間絶縁
膜の下層を形成している窒化ケイ素膜および平坦化のた
め残存している酸化ケイ素膜はホトレジストをマスクに
して異方性エツチングされるため微細な７．）ｖ−ホー
ルが形成できるわけである。更に、層間絶縁膜の上層で
ある酸化ケイ素膜かフッ酸系水溶液を用いてウェットエ
ツチングされるため、横方向エツチングが大きく、第２
Ａｌ配線層形成のための人β蒸着時に、スルーホール内
部におけるＡｌの段差被覆性が改善されるため、第２Ａ
β配線層→の断線が生じない、、 尚、本実施例では層間絶縁膜の」一層として酸化ケイ素
膜を用いたが、この酸化ケイ素膜の代わりにリンケイ酸
ガラス膜を用いても同様の効果が期待できることは明ら
かである。
膜の大部分を占める酸化ケイ素膜がウェットエツチング
によりエツチングされるため、レジストを劣化させるド
ライエノチンク時間が非常に短くなるので、同ホトレジ
ヌトニピンホー７ｙ７５に発生することがなく、７．）
ｖ−ホールが非常に容易に形成できる。壕だ、層間絶縁
膜の下層を形成している窒化ケイ素膜および平坦化のた
め残存している酸化ケイ素膜はホトレジストをマスクに
して異方性エツチングされるため微細な７．）ｖ−ホー
ルが形成できるわけである。更に、層間絶縁膜の上層で
ある酸化ケイ素膜かフッ酸系水溶液を用いてウェットエ
ツチングされるため、横方向エツチングが大きく、第２
Ａｌ配線層形成のための人β蒸着時に、スルーホール内
部におけるＡｌの段差被覆性が改善されるため、第２Ａ
β配線層→の断線が生じない、、 尚、本実施例では層間絶縁膜の」一層として酸化ケイ素
膜を用いたが、この酸化ケイ素膜の代わりにリンケイ酸
ガラス膜を用いても同様の効果が期待できることは明ら
かである。
第１図ａ − ｑは従来技術を説明するための製造工程
を示す断面図、第２図ａ−ｇは本発明の一実施例を説明
するだめの製造工程を示す断面図である。 １・・・・・・シリコン基板、２・・・・・ＬＯＧＯＳ
酸化膜、３・・・・・ポリシリコン層、４・・・第１層
間絶縁膜（酸化ケイ素）、５Ａ，５Ｂ・・・・・第１
Ａ７配線、６・・・・・段差埋め込み用絶縁膜（酸化ケ
イ素）、７・・・・・ホトレジスト、８・・・・・・第
２層間絶縁膜（酸化ケイ素）、９・・・・・・スルーホ
ール、１ｏ・・・・・・第２ ＡＩ配線、１１・・・・
・第２層間絶縁膜（窒化ケイ素）、１２・・・・・・第
２層間絶縁膜（酸化ケイ素）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 １ 図
を示す断面図、第２図ａ−ｇは本発明の一実施例を説明
するだめの製造工程を示す断面図である。 １・・・・・・シリコン基板、２・・・・・ＬＯＧＯＳ
酸化膜、３・・・・・ポリシリコン層、４・・・第１層
間絶縁膜（酸化ケイ素）、５Ａ，５Ｂ・・・・・第１
Ａ７配線、６・・・・・段差埋め込み用絶縁膜（酸化ケ
イ素）、７・・・・・ホトレジスト、８・・・・・・第
２層間絶縁膜（酸化ケイ素）、９・・・・・・スルーホ
ール、１ｏ・・・・・・第２ ＡＩ配線、１１・・・・
・第２層間絶縁膜（窒化ケイ素）、１２・・・・・・第
２層間絶縁膜（酸化ケイ素）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 １ 図
Claims (3)
- （１）半導体基板上に形成された電極層をおおって。 窒化ケイ素膜を被着する工程と、同窒化ケイ素膜上に酸
化ケイ素膜あるいはリンケイ酸ガラス膜を被着する工程
と、ホトレジストをマスクにして前記酸化ケイ素膜ある
いはリンケイ酸ガラス膜を湿式エツチングする工程およ
び前記窒化ケイ素膜を乾式エツチングする工程とを経て
ヌル−ホールを形成することを特徴とする半導体装置の
製造方法。 - （２）湿式エツチングのエツチング液として弗酸系水溶
液を用いることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - （３） 乾式エツチングのエツチングガスとして、ＣＦ
４等の弗素系ガスを用いることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337084A JPS60167447A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337084A JPS60167447A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167447A true JPS60167447A (ja) | 1985-08-30 |
Family
ID=12108662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337084A Pending JPS60167447A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| JPH0273651A (ja) * | 1988-09-08 | 1990-03-13 | Nec Corp | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233490A (en) * | 1975-09-09 | 1977-03-14 | Nec Corp | Manufacturing process of semiconductor device |
| JPS584949A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体装置 |
| JPS598357A (ja) * | 1982-07-06 | 1984-01-17 | Mitsubishi Electric Corp | 半導体装置におけるコンタクト孔の形成方法 |
-
1984
- 1984-02-10 JP JP2337084A patent/JPS60167447A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233490A (en) * | 1975-09-09 | 1977-03-14 | Nec Corp | Manufacturing process of semiconductor device |
| JPS584949A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体装置 |
| JPS598357A (ja) * | 1982-07-06 | 1984-01-17 | Mitsubishi Electric Corp | 半導体装置におけるコンタクト孔の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| JPH0273651A (ja) * | 1988-09-08 | 1990-03-13 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051508A (en) | Manufacturing method of semiconductor device | |
| JP2934353B2 (ja) | 半導体装置およびその製造方法 | |
| US7183188B2 (en) | Method for fabricating contact-making connections | |
| JPH07201997A (ja) | 集積回路及びその製造方法 | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| JPH10335458A (ja) | 半導体装置及びその製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| CN112435983B (zh) | 金属内连线结构及其制作方法 | |
| JPS60167447A (ja) | 半導体装置の製造方法 | |
| KR100437830B1 (ko) | 반도체소자의 제조방법 | |
| US6346429B1 (en) | Method for fabricating integrated sensors | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JPH05326718A (ja) | 半導体装置およびその製造方法 | |
| KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| US6027993A (en) | Method of forming an opening in an insulation film over a semiconductor substrate | |
| JPH02133924A (ja) | 半導体装置及びその製造方法 | |
| JPH0478013B2 (ja) | ||
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS60161623A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 | |
| KR100194687B1 (ko) | 금속 배선 공정 | |
| KR100857575B1 (ko) | 반도체소자의 소자분리막 제조방법 |