JPS584949A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS584949A JPS584949A JP10289781A JP10289781A JPS584949A JP S584949 A JPS584949 A JP S584949A JP 10289781 A JP10289781 A JP 10289781A JP 10289781 A JP10289781 A JP 10289781A JP S584949 A JPS584949 A JP S584949A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- si3n4
- psg
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置％に半導体基板上のアルミニウム
配線の如き電気的配線層上に窒化シリコン膜と燐珪酸ガ
ラス族からなる絶縁性保護膜な構成した半導体装置に関
する。
配線の如き電気的配線層上に窒化シリコン膜と燐珪酸ガ
ラス族からなる絶縁性保護膜な構成した半導体装置に関
する。
畦が発生Ｌヶい１度え例えば死、、膜、１形成すること
が行われている。そうすることにより耐湿性は向上され
るものの、そのように厚く形成された絶縁膜の処理に関
して難しい問題が発生した。ウェハ上にこの程度の膜厚
の絶縁Ｍｔ−形成すると、現在の技術によるとウニ八全
面に均一な膜厚に絶縁膜を形成することは困難で、部分
的に膜厚が厚すぎｋりまπは反対に薄いところがあり。
が行われている。そうすることにより耐湿性は向上され
るものの、そのように厚く形成された絶縁膜の処理に関
して難しい問題が発生した。ウェハ上にこの程度の膜厚
の絶縁Ｍｔ−形成すると、現在の技術によるとウニ八全
面に均一な膜厚に絶縁膜を形成することは困難で、部分
的に膜厚が厚すぎｋりまπは反対に薄いところがあり。
それは一般にｊ＆＝＆ ＠’％’）ばらつきと呼ばれる
。かかる絶縁層のパターニングに化学薬品な用い水洗。
。かかる絶縁層のパターニングに化学薬品な用い水洗。
乾燥の工１１＆−要するいわゆるウェットエツチング技
術を用いると、絶縁膜の厚いところで丁度下地のアルミ
ニウム配線が露出しｋところでエツチングを止めると、
絶縁膜の薄いところではある時間アルミニウムはエツチ
ング液と接触しており、アルミニウムが黒つぼ（変色す
る。かかる変色は、アルｊ ニクＡ表面がエツチングさ
れてミクｐ的に見ると凹凸が現れ、それが光反射の関係
で黒ずんで見えることと、アルミニウムとエツチング液
との化学的反応の結果である。このように変色したとこ
ろから例えばアルミニウムまｋは金で！！絖をとろうと
すると、変色しｇアルミニウムと電極材他方１例えばイ
オンなどを用いるいわゆるドライエツチングが多用され
る傾向にある。ドライエツチングは
微細加工に適するからである。しかし９■ 程度の膜
厚の絶縁膜の場合、絶縁膜対ホトレジストの選択比が正
しくと９１Ｉい、加工性の点からはこの選択比が例えば
３１４ ／ ｊ７ｔｌ＋ｊｆ１ １本考４橡度に大であればよいのであるが、ホトレジス
ト膜が薄すぎると、絶縁膜がエツチングさｆＬ終る前に
ホトレジスジが灰化して、それ以上のエツチングが不可
能になる。
術を用いると、絶縁膜の厚いところで丁度下地のアルミ
ニウム配線が露出しｋところでエツチングを止めると、
絶縁膜の薄いところではある時間アルミニウムはエツチ
ング液と接触しており、アルミニウムが黒つぼ（変色す
る。かかる変色は、アルｊ ニクＡ表面がエツチングさ
れてミクｐ的に見ると凹凸が現れ、それが光反射の関係
で黒ずんで見えることと、アルミニウムとエツチング液
との化学的反応の結果である。このように変色したとこ
ろから例えばアルミニウムまｋは金で！！絖をとろうと
すると、変色しｇアルミニウムと電極材他方１例えばイ
オンなどを用いるいわゆるドライエツチングが多用され
る傾向にある。ドライエツチングは
微細加工に適するからである。しかし９■ 程度の膜
厚の絶縁膜の場合、絶縁膜対ホトレジストの選択比が正
しくと９１Ｉい、加工性の点からはこの選択比が例えば
３１４ ／ ｊ７ｔｌ＋ｊｆ１ １本考４橡度に大であればよいのであるが、ホトレジス
ト膜が薄すぎると、絶縁膜がエツチングさｆＬ終る前に
ホトレジスジが灰化して、それ以上のエツチングが不可
能になる。
本発明の目的は従来技ＩＩＫおける前記の問題な解決す
るにある。そのために１本発明看は、燐珪酸ガラス（Ｐ
Ｉ（！ ）のウェットエツチングの交めのエツチング波
によっては窒化シリコン（ｌ１ｓＮ＊ ）はエツチング
されないことを利用する技１１を一発した。すなわち、
アルミニウム配線層上に窒化シリコン膜で第１の絶縁膜
を作り、その上に所望の膜厚の燐珪酸ガラス膜で第２の
絶縁属Ｖ設けて電気配線層のｔめの保−膜を形成する。
るにある。そのために１本発明看は、燐珪酸ガラス（Ｐ
Ｉ（！ ）のウェットエツチングの交めのエツチング波
によっては窒化シリコン（ｌ１ｓＮ＊ ）はエツチング
されないことを利用する技１１を一発した。すなわち、
アルミニウム配線層上に窒化シリコン膜で第１の絶縁膜
を作り、その上に所望の膜厚の燐珪酸ガラス膜で第２の
絶縁属Ｖ設けて電気配線層のｔめの保−膜を形成する。
しかして、先ず燐珪酸ガラス（第２の絶縁膜）をウェッ
トエツチングでバターニングする。ｌｌｌ化シリランが
現われてもエツチングはそれ以上進行しない、ここで水
洗、乾燥工Ｓななしてから、第１１）絶縁膜すなわち窒
化シリコン膜をプラズマエツチングで除去し、最後に燐
珪酸ガラス膜りバターニングに用いたホトレジスト膜を
除去する。か（して、膜厚の大なる＃Ｉ２の絶縁膜のバ
ターニングにはウェットエツチングを行ない、その究め
にいわばこのウェッジエツチングのストッパー（止め部
材）としてウェットエツチングに’ｌｌＬエッチングレ
イシ（エツチング率）が充分に小さい倫のＩｌｌのめ縁
膜な用意し【おき、ウェブ）エツチングの終った後はこ
の第１の絶縁膜をドライエツチングで除去する。
トエツチングでバターニングする。ｌｌｌ化シリランが
現われてもエツチングはそれ以上進行しない、ここで水
洗、乾燥工Ｓななしてから、第１１）絶縁膜すなわち窒
化シリコン膜をプラズマエツチングで除去し、最後に燐
珪酸ガラス膜りバターニングに用いたホトレジスト膜を
除去する。か（して、膜厚の大なる＃Ｉ２の絶縁膜のバ
ターニングにはウェットエツチングを行ない、その究め
にいわばこのウェッジエツチングのストッパー（止め部
材）としてウェットエツチングに’ｌｌＬエッチングレ
イシ（エツチング率）が充分に小さい倫のＩｌｌのめ縁
膜な用意し【おき、ウェブ）エツチングの終った後はこ
の第１の絶縁膜をドライエツチングで除去する。
以下１本発明の実施例を添付図画を参照して説明する。
第１図には典型的な半導体装置のｍｓが示される０例え
ばシリコン半導体１１１ＩＫ通富の技術でａｌｌ拡散層
２が形成され、この１腫層３かもアルミニウム配線層３
が引出され、４のところで他の配線と接触をと９にいと
する、なお１図において。
ばシリコン半導体１１１ＩＫ通富の技術でａｌｌ拡散層
２が形成され、この１腫層３かもアルミニウム配線層３
が引出され、４のところで他の配線と接触をと９にいと
する、なお１図において。
５は二酸化シリコン膜、６はアルミニウム配線層３０に
めり燐珪酸カラス（ＰｓＧ ”）の絶縁膜である・ここ
で、耐湿性向上のためＰＢＧ膜６を２〜４μ■の膜厚に
形成しｋとすれば、従来技術にお（・ては前記しに問題
が経験されｋのである。
めり燐珪酸カラス（ＰｓＧ ”）の絶縁膜である・ここ
で、耐湿性向上のためＰＢＧ膜６を２〜４μ■の膜厚に
形成しｋとすれば、従来技術にお（・ては前記しに問題
が経験されｋのである。
従って、本発明においては、Ｐ８ＧＩｉｉの下に第１Ｖ
絶縁膜すなわち窒化シリコンＭｔ形成しておく。
絶縁膜すなわち窒化シリコンＭｔ形成しておく。
第２図（＆）の断面図を参照すると、同図において例え
ば１μ飄 の厚さのアルミニウム配線層３の形成までは
第１図に示す実施例と同様であり、従って同図におい℃
第１図に示された部分と同じ部分は同じ符号で示す。ア
ルミニウム配線層３が形成された後に、例えば化学気相
成長法（ＣＶＤ法）で窒化シリコン膜７を約１０００λ
の膜厚に形成する。
ば１μ飄 の厚さのアルミニウム配線層３の形成までは
第１図に示す実施例と同様であり、従って同図におい℃
第１図に示された部分と同じ部分は同じ符号で示す。ア
ルミニウム配線層３が形成された後に、例えば化学気相
成長法（ＣＶＤ法）で窒化シリコン膜７を約１０００λ
の膜厚に形成する。
更に、第２の絶縁膜すなわちＰ８Ｇ膜６に２〜４μ謬の
膜厚に同じ＜ ＣＶＤ法で形成する。保護膜（窒化シリ
コン膜＋１’ＢＧ膜）がこの膜厚であると十分な耐湿性
が保障される。引続き、感光性樹脂例えば市販の０ＭＲ
８３（東京応化−製品）でホトレジストｇｅｔ’ｚμｍ
の膜厚に塗布し、通常のリングラフィ技術で図示の如
（にバターニングする。ホトレジストはネガ系でもポジ
系でもよい。
膜厚に同じ＜ ＣＶＤ法で形成する。保護膜（窒化シリ
コン膜＋１’ＢＧ膜）がこの膜厚であると十分な耐湿性
が保障される。引続き、感光性樹脂例えば市販の０ＭＲ
８３（東京応化−製品）でホトレジストｇｅｔ’ｚμｍ
の膜厚に塗布し、通常のリングラフィ技術で図示の如
（にバターニングする。ホトレジストはネガ系でもポジ
系でもよい。
次に、第２−６）に示される如（、ホトレジスト膜８を
マスクにして第２の絶縁膜であるＰＩＧ膜６ｔウエツＦ
エツチングでバターニングする。エツチング液には、弗
酸＋弗化７ン七ン（ＩＩＦ＋ＮＩＬ Ｆ ）、この液を
用いｋときの Ｐ２Ｏ膜のエツチングレイ１工１００λ／ ｓ＠ｅであ
る。
マスクにして第２の絶縁膜であるＰＩＧ膜６ｔウエツＦ
エツチングでバターニングする。エツチング液には、弗
酸＋弗化７ン七ン（ＩＩＦ＋ＮＩＬ Ｆ ）、この液を
用いｋときの Ｐ２Ｏ膜のエツチングレイ１工１００λ／ ｓ＠ｅであ
る。
Ｐ２Ｏ膜が除去されて第１の絶縁膜すなわち窒化シリフ
ン膜７が現われると、窒化シリコン膜の前記エツチング
液に対するエツチングレイトは充分小さいから、窒化シ
リコン膜７はなんら影響を受けることなく残る。 ＰＩ
ＩＧ膜６のバターニングが終ると、水洗、乾燥工ｌ！を
通常の技術で行う。
ン膜７が現われると、窒化シリコン膜の前記エツチング
液に対するエツチングレイトは充分小さいから、窒化シ
リコン膜７はなんら影響を受けることなく残る。 ＰＩ
ＩＧ膜６のバターニングが終ると、水洗、乾燥工ｌ！を
通常の技術で行う。
次に、５％酸素を含むフレオン雰囲気（Ｃｊａ ＋５
＊ ０１ ）中で第１の絶縁膜のプラズマエツチングを
行う。、：、、き。条件、工、ぶ沼ｗ、）１カ、ｄテ・
ｒｒ の真空度である。装置には例えば石英容器を用
いる。このドライエツチングで窒化シリコン膜７は平均
して１０分前後で除去される。しかし。
＊ ０１ ）中で第１の絶縁膜のプラズマエツチングを
行う。、：、、き。条件、工、ぶ沼ｗ、）１カ、ｄテ・
ｒｒ の真空度である。装置には例えば石英容器を用
いる。このドライエツチングで窒化シリコン膜７は平均
して１０分前後で除去される。しかし。
ホトレジスト膜８はそのまま残り、他方、ドライエツチ
ングが進みすぎｋとしてもフルｌニウム配線層３はなん
ら影響を受けない。
ングが進みすぎｋとしてもフルｌニウム配線層３はなん
ら影響を受けない。
続いて、同じ石英容器内で酸素（０霊）プラズマな用い
るドライエツチング（４００Ｗ 、 軸Ｔｏｒｒ ）で
ホトレジスト膜＄を除去する（＠２図（’ｃ） ） ＊
’第３図は第２図（＠）Ｋ対応する平面図で１例え
ば１００声−角の亀窓４が形成されに状態を示す０図に
おいて斜線を付した部分は窒化シリコン繕十ＰＩＧ ｊ
ｌ［の構造の保１１１ｉ１である。
るドライエツチング（４００Ｗ 、 軸Ｔｏｒｒ ）で
ホトレジスト膜＄を除去する（＠２図（’ｃ） ） ＊
’第３図は第２図（＠）Ｋ対応する平面図で１例え
ば１００声−角の亀窓４が形成されに状態を示す０図に
おいて斜線を付した部分は窒化シリコン繕十ＰＩＧ ｊ
ｌ［の構造の保１１１ｉ１である。
以上に説明した如く１本発明の半導体装置においては、
フルｌニウム配線層の保護膜となる絶縁膜は電化シ替コ
ンＭ（第１の絶縁ｊｉｇ ） ＋ ＰＩＧ膜（謳２の絶
縁膜）の構造であり、Ｐ２Ｏ＠は耐湿性を保証する＝め
十分に膜厚を大にすることが可能であり、しかもそのよ
５に厚い保Ｉｌ［Ｉ！ｓは、現行のウエツＦエツチング
とドライエツチングを併用することによｌ）、フルｌニ
ウム配線層になんら影響を与えることなくバターニング
され、 ｌ１Ｎ１８ｔＬｂ牛導体の信頼性の向上に寄与
する。
フルｌニウム配線層の保護膜となる絶縁膜は電化シ替コ
ンＭ（第１の絶縁ｊｉｇ ） ＋ ＰＩＧ膜（謳２の絶
縁膜）の構造であり、Ｐ２Ｏ＠は耐湿性を保証する＝め
十分に膜厚を大にすることが可能であり、しかもそのよ
５に厚い保Ｉｌ［Ｉ！ｓは、現行のウエツＦエツチング
とドライエツチングを併用することによｌ）、フルｌニ
ウム配線層になんら影響を与えることなくバターニング
され、 ｌ１Ｎ１８ｔＬｂ牛導体の信頼性の向上に寄与
する。
なお、上記した本発明の実施例は、アルにラム配線層、
窒化シリプン膜、Ｐ−〇 ＠ Ｋついて説明し文が、本
発明の適用例はその場合に限定されるものでな（、その
他の材料が用いられる例に４ｈ及ぶ。
窒化シリプン膜、Ｐ−〇 ＠ Ｋついて説明し文が、本
発明の適用例はその場合に限定されるものでな（、その
他の材料が用いられる例に４ｈ及ぶ。
ｊｌ１図は従来の半導体装置１） ｍ窓を示す断面図、
＃ｌ！２図は本発明の半導体装置ｔ−製造するニーにお
けるその要部の断面ＩＩＩ、菖３図は菖２図（［株］）
の断面図に対応する平向図であ魯。 ｌ−シリーン半導体基［，２・−＊ ＩＩ拡散層。 ３・−アルミニウム配置８８．４−ｖ＊ｌ１１．５−二
酸化シリコンＩ１．６−Ｐ２Ｏ３に、 ７−ｍ１化シリ
コン膜、８−ホトレジスト膜 Ｏ ７ ５ ５ 第２図 弗３ｇ
＃ｌ！２図は本発明の半導体装置ｔ−製造するニーにお
けるその要部の断面ＩＩＩ、菖３図は菖２図（［株］）
の断面図に対応する平向図であ魯。 ｌ−シリーン半導体基［，２・−＊ ＩＩ拡散層。 ３・−アルミニウム配置８８．４−ｖ＊ｌ１１．５−二
酸化シリコンＩ１．６−Ｐ２Ｏ３に、 ７−ｍ１化シリ
コン膜、８−ホトレジスト膜 Ｏ ７ ５ ５ 第２図 弗３ｇ
Claims (1)
- 基体上にパターニング形成された導電層と、該導電層上
に設けられに第１の絶縁層と、該第１の絶縁層上に設け
られた第２の絶縁層を有し、該第１の絶縁層は該露２の
絶縁層のエッチシダ液に対し該第２＃）絶縁層よりも充
分小さなエツチング速度を有し、かつ該第１．纂２の絶
縁層な貫通して該導電層ＫＩＩＪる開口部を有すること
ｔ−特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289781A JPS584949A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289781A JPS584949A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584949A true JPS584949A (ja) | 1983-01-12 |
Family
ID=14339643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10289781A Pending JPS584949A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167447A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233490A (en) * | 1975-09-09 | 1977-03-14 | Nec Corp | Manufacturing process of semiconductor device |
-
1981
- 1981-06-30 JP JP10289781A patent/JPS584949A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233490A (en) * | 1975-09-09 | 1977-03-14 | Nec Corp | Manufacturing process of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167447A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4152589B2 (ja) | 反射防止被覆の選択的エッチング法 | |
| EP0167541A1 (en) | Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide | |
| US4174252A (en) | Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes | |
| US6251804B1 (en) | Method for enhancing adhesion of photo-resist to silicon nitride surfaces | |
| JPS584949A (ja) | 半導体装置 | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| JPH08293490A (ja) | 半導体装置のヴィアホールの形成方法 | |
| JPS58143532A (ja) | 絶縁膜の加工方法 | |
| JP2804543B2 (ja) | 半導体素子の製造方法 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| KR0165759B1 (ko) | 모스 트랜지스터 금속 패턴 형성 방법 | |
| KR0172773B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
| JPS5923106B2 (ja) | 半導体装置の製造方法 | |
| JPS643336B2 (ja) | ||
| JPH01124220A (ja) | 半導体装置の製造方法 | |
| JPH03276627A (ja) | 半導体装置の製造方法 | |
| JPS6046023A (ja) | 半導体装置の製造方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPH0474421A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 |