KR0165759B1 - 모스 트랜지스터 금속 패턴 형성 방법 - Google Patents
모스 트랜지스터 금속 패턴 형성 방법 Download PDFInfo
- Publication number
- KR0165759B1 KR0165759B1 KR1019950006371A KR19950006371A KR0165759B1 KR 0165759 B1 KR0165759 B1 KR 0165759B1 KR 1019950006371 A KR1019950006371 A KR 1019950006371A KR 19950006371 A KR19950006371 A KR 19950006371A KR 0165759 B1 KR0165759 B1 KR 0165759B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- etching
- aluminum
- photoresist
- pattern
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- -1 oxygen ions Chemical class 0.000 claims abstract description 6
- 239000008367 deionised water Substances 0.000 claims abstract description 5
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims abstract 2
- 238000007654 immersion Methods 0.000 claims abstract 2
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 abstract description 2
- 229910001111 Fine metal Inorganic materials 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 1
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자의 제조 방법.
2. 발명이 해결하혀려고 하는 기술적 과제
종래에는 반사율이 높은 금속인 알루미늄의 식각시, 포토레지스트와의 식각 비율이 비슷하므로 알루미늄의 과도 식각을 방지하기 위하여, 포토레지스트를 두껍게 도포한 결과, 해상력이 저하되어 미세 패턴의 형성이 어려웠다는 문제점을 해결하고자 함.
3. 발명의 해결 방법의 요지
반사율이 높은 금속인 알루미늄의 식각시, 금 속의 표면에 산소이온을 주입하고, 탈이온수에의 담금 및 세정을 통하여 산소 이온을 주입한 부분에만 삼산화알루미늄(Al2O3)을 성장시켜 이를 식각 배리어로 이용하여 미세한 금속 패턴을 형성시킴.
4. 발명의 중요한 용도
MOSFET 제조에 이용됨.
Description
제1a도 내지 제1d도는 본 발명의 모스 트랜지스터 금속 패턴 형성 방법에 따른 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 산화막
3 : 알루미늄층 4 : 반사 방지막
5 : 포토레지스트 6 : 삼산화알루미늄
본 발명은 고집적 반도체 소자 제조 방법에 관한 것으로서, 특히 모스 트랜지스터(MOSFET)의 금속 패턴 형성 방법에 관한 것이다.
고집적 반도체 소자의 패턴 형성시, 포토레지스트의 두께가 얇아질수록 해상력이 좋아져 최소 선폭과 공간폭이 작은 미세 패턴을 형성시킬 수 있는데, 포토레지스트와 반사율이 높은 금속인 알루미늄과는 식각 비율이 비슷해서 두께가 약 1㎛인 알루미늄의 식각시, 알루미늄의 과도 식각을 방지하기 위하여 약 2㎛의 두께로 두껍게 포토레지스트를 도포해야만 했다. 그 결과 두꺼운 포토레지스트로 인하여 해상력이 떨어지고, 따라서 미세 패턴의 형성이 어려웠다.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은 금속 패턴 형성시, 금속층 표면에 산소 이온(O+)을 주입하고, 탈이온을 형성시키고 이를 식각 배리어로 이용한 금속 층의 식각 공정을 실시하므로써 포토레지스트를 얇게 도포하는 것을 가능하게 되고, 따라서, 미세 선폭의 금속 패턴을 형성할 수 있는 모스 트랜지스터 금속 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 모스 트랜지스터 금속 패턴 형성 방법은, 반도체 기판 상에 절연막이 형성된 구조 금속층을 증착하는 단계와, 전체 구조 상부에 반사 방지막을 도포하는 단계와, 금속 패턴이 형성될 부분만 오픈되도록 하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 반사 방지막을 식각하는 단계와, 산소 이온을 주입하고 잔류 포토레지스트를 제거한 후, 소정 온도의 탈 이온수에의 담금 및 세정을 통하여 금속 산화막을 형성하는 단계 및, 상기 금속 산화막을 식각 배리어로 이용하여 상기 반사 방지막과 금속층을 차레로 식각하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 실시예에 대하여 첨부도면을 참조하여 보다 상세하게 설명한다. 모스 트랜지스터의 알루미늄 금속 패턴 형성의 경우, 먼저 제1a도에 도시한 바와 같이 산화막(2)이 형성된 반도체 기판(1)상에 알루미늄(3)층을 약 1㎛의 두께로 증착하고, 전체 구조 상부에 질화막(Nitride) 또는 티타늄 질화막(TiN)을 반사 방지막(ARC : Anti-reflective coating)(4)으로 도포하고, 그 위에 약 0.5㎛의 두께로 포토레지스트(5)를 도포한 후, 알루미늄 패턴이 형성될 부분만 오픈되도록 하는 포토레지스트 패턴(5)을 형성한다. 다음에 제1b도에 도시한 바와 같이, 상기 포토레지스트(5) 패턴을 식각 배리어로 이용하여 상기 반사 방지막(4)의 식각을 실시한 후, 산소 이온(O+)을 주입한다. 다음에는 제1c도에 도시한 바와 같이, 잔류 포토레지스트(5)를 제거하고, 약 85℃의 탈 이온수에 담금 및 세정을 통하여 산소 이온이 주입된 부분에만 삼산화알루미늄(Al2O3)(6)을 성장시킨다. 다음에 제1d도에 도시한 바와 같이, 상기 삼산화알루미늄(6)을 식각 배리어로 이용하여 반사 방지막(4)과 알루미늄(3)을 순차적으로 식각하는 공정을 수행하여 패턴을 형성하게 된다.
전술한 바와 같이 본 발명에 따르면, 반사율이 높은 금속에 대하여 해상력이 크게 향상된 미세한 금속 패턴을 형성할 수 있다.
Claims (6)
- 모스 트랜지스터 금속 패턴 형성방법에 있어서, 반도체 기판상에 절연막이 형성된 구조 상부에 금속층을 증착하는 단계와, 전체 구조 상부에 반사 방지막을 도포하고, 그 위에 소정의 두께로 포토레지스트를 도포하는 단계와, 금속 패턴이 형성될 부분만 오픈되도록 하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 반사 방지막을 형성하는 단계와, 산소 이온을 주입하고 잔류 포토레지스트를 제거한 후, 소정 온도의 탈이온수에의 담금 및 세정을 통하여 금속 산화막을 형성하는 단계 및, 상기 금속 산화막을 식각 배리어로 이용하여 상기 반사 방지막과 금속층을 차례로 식각하는 단계를 포함해서 이루어진 모스 트랜지스터 금속 패턴 형성방법.
- 제1항에 있어서, 상기 금속층은 알루미늄으로 이루어지고, 상기 금속 산화막은 삼산화알루미늄으로 이루어진 것을 특징으로 하는 모스 트랜지스터 금속 패턴 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 반사 방지막은 질화막으로 이루어진 것을 특징으로 하는 모스 트랜지스터 금속 패턴 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 반사 방지막은 티타늄 질화막으로 이루어진 것을 특징으로 하는 모스 트랜지스터 금속 패턴 형성 방법.
- 제1항에 있어서, 상기 포토레지스트의 두께는 상기 금속층 두께의 약 1/2이 되는 것을 특징으로 하는 모스 트랜지스터 금속 패턴 형성 방법.
- 제1항에 있어서, 상기 탈이온수의 온도는 약 85℃인 것을 특징으로 하는 모스 트랜지스터 금속 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006371A KR0165759B1 (ko) | 1995-03-24 | 1995-03-24 | 모스 트랜지스터 금속 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006371A KR0165759B1 (ko) | 1995-03-24 | 1995-03-24 | 모스 트랜지스터 금속 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035889A KR960035889A (ko) | 1996-10-28 |
| KR0165759B1 true KR0165759B1 (ko) | 1999-02-01 |
Family
ID=19410519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006371A KR0165759B1 (ko) | 1995-03-24 | 1995-03-24 | 모스 트랜지스터 금속 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165759B1 (ko) |
-
1995
- 1995-03-24 KR KR1019950006371A patent/KR0165759B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035889A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| US4956314A (en) | Differential etching of silicon nitride | |
| KR100575128B1 (ko) | 무기성 반반사 코팅의 선택적 습식에칭방법 및 이를 이용한 집적회로 제조방법 | |
| KR100355691B1 (ko) | Iii-v족반도체구조의 제조방법 | |
| KR0165759B1 (ko) | 모스 트랜지스터 금속 패턴 형성 방법 | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| KR20020027503A (ko) | 반도체 디바이스 제조 방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100299515B1 (ko) | 반도체 소자의 제조방법 | |
| KR100532737B1 (ko) | 반도체 제조 공정에서의 반사방지막 형성 방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR20020010779A (ko) | 반도체소자의 게이트산화막 형성 방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR0171979B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| KR0184939B1 (ko) | 반도체 소자의 본딩패드 형성방법 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| KR970006933B1 (ko) | 반도체 소자의 도전층 제조방법 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR0126655B1 (ko) | 금속배선 형성방법 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |