KR100264237B1 - 홀 형성방법 - Google Patents

홀 형성방법 Download PDF

Info

Publication number
KR100264237B1
KR100264237B1 KR1019950039667A KR19950039667A KR100264237B1 KR 100264237 B1 KR100264237 B1 KR 100264237B1 KR 1019950039667 A KR1019950039667 A KR 1019950039667A KR 19950039667 A KR19950039667 A KR 19950039667A KR 100264237 B1 KR100264237 B1 KR 100264237B1
Authority
KR
South Korea
Prior art keywords
insulating film
photoresist
aluminum
bpsg
forming
Prior art date
Application number
KR1019950039667A
Other languages
English (en)
Inventor
배용태
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950039667A priority Critical patent/KR100264237B1/ko
Application granted granted Critical
Publication of KR100264237B1 publication Critical patent/KR100264237B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리콘 기판위에 절연 물질을 도포하여 절연막을 형성하고, 이 절연막위에 포토레지스트를 도포하여, 패터닝한 후, 상기 절연막을 식각하여 콘택홀을 형성하는 홀 형성 방법에 있어서, 상기 포토레지스트를 도포하는 공정전에 상기 절연막을 H2O2용액에 담그거나, O2플라즈마내에 노출하여 절연막의 표면을 처리하는 것을 특징으로 하는 홀 형성 방법은 절연막의 표면을 산화시킴으로서 포토레지스트와 절연막간의 접착력을 증가시키게 되어, 홀 형성을 위한 습식식각공정을 거칠 때 발생되는 측면으로의 언더컷 심화 현상이 제거되어, 예를 들어, 금속 배선을 형성하는 경우, 홀 내부에서의 배선 연결이 안정적으로 되는 효과가 있다.

Description

홀 형성방법
제1도는 본 발명의 일실시예에 따른 홀 형성방법을 이용하여 금속 배선을 형성하는 공정을 공정순서에 따라 개략적으로 도시한 공정도.
제2도는 종래의 홀 형성방법을 이용하여 금속 배선을 형성하는 공정을 공정순서에 따라 개략적으로 도시한 공정도.
제3(a)도와 제3(b)도는 본 발명의 실시예에 따라 절연막의 표면을 처리한 결과를 나타낸 사진.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 로코스(LOCOS)
3 : 게이트 5 : 절연막
7 : 포토레지스트 9 : 금속 배선
11 : 실리콘 기판 13 : 로코스
15 : 게이트 17 : 절연막
19 : 포토레지스트 21 : 금속 배선
[산업상 이용분야]
본 발명은 홀 형성방법에 관한 것으로서, 더욱 상세하게는 소자와 소자 또는 소자와 금속간의 배선연결을 위한 통로인, 콘택홀(contact hole) 또는 바아홀(via hole)이 형성될 절연막을 형성한 후, 포토레지스트를 도포하기 전에, H2O2용액으로 절연막의 표면을 처리하거나, O2플라즈마내에서 절연막의 표면처리를 하는 방법을 이용하여 홀을 형성하기 위한 습식 식각을 할 때 발생되는 언더컷을 줄일수 있는 홀 형성방법에 관한 것이다.
[종래기술]
일반적인 반도체 제조공정에 있어서, 각 소자간을 접속하는 Al 배선층과 게이트 전극을 형성하는 다결정 Si 층간의 절연을 위해, CVD법에 따라 산화막이, 다음으로, PSG막(phosphosilicate glass) 또는 BPSG(boro-phosphosilicate glass)막을 차례로 적층한다. 상기 PSG막은 P, BPSG막은 B와 P를 함유하는 SiO2산화막으로 일반적인 SiO2산화막에 비해 저온에서 표면이 용해하는 성질이 있으며, 이 성질을 이용하여 PSG 또는 BPSG를 CVD로 형성하여 고온처리(900℃ 이상, BPSG의 경우는 약 100℃정도 더 낮은 온도에서)에 의해 리플로(reflow)라고하는 표면 활성화가 행해진다. 이 평활화 공정을 거치면 배선의 단차부분에서의 단선이 방지된다. 상기 리플로 공정이 완료하면 절연막(BPSG막 또는 PSG막)을 사진 식각 공정을 행하여 소자와 소자 또는 소자와 금속간의 배선 연결을 위한 통로로서 콘택홀(contact hole) 및 비아홀(via hole)을 형성하며, 금속배선의 연결을 보다 좋게하기 위하여 습식식각과 건식식각이 혼합된 방법을 사용하여 식각공정을 수행한다. 상기 방법을 참조된 도면을 통하여 구체적으로 설명하면 다음과 같다.
제2도는 종래의 홀을 형성하는 방법을 이용하여 금속 배선을 형성하는 공정을 공정 순서에 따라 개략적으로 나타낸 단면도이다. 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 절연물질을 도포하여 절연막을 형성하고, 상기 절연막 위에 포토레지스트를 도포하고, 패터닝한 후, 상기 절연막을 식각하여 콘택홀을 형성한다. 이어서, 상기 포토레지스트를 제거하고 금속을 증착한 후, 상기 금속위에 포토레지스트를 도포하고 패터닝한 뒤, 상기 금속을 식각하여 금속 배선을 형성한다.
그러나 상기 방법에서는 절연막과 포토레지스트간의 접착력이 좋지 않은 관계로 습식식각의 진행시에 화학반응이 수직으로 일어날 뿐만 아니라 수평으로 반응하기 때문에 포토레지스트에 의해 보호되어야할 박막의 끝부분이 원형으로 식각되어 없어지는 언더컷(undercut) 현상이 심화되는 문제가 있으며, 이와 같이 심한 언더컷은 금속배선의 효과적인 연결을 저해하는 요소로서 작용하게 되며 그 영향은 소자 크기가 감소할 경우에 더욱 더 심화되는 것으로서 나타나고 있다.
[발명이 해결하려고 하는 과제]
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 반도체 공정에서 습식 식각을 실시할 때 포토레지스트의 접착력이 약하여 발생되는 언더컷 현상을 방지할 수 있는 홀 형성방법을 제공하는 것이다.
[과제를 해결하기 위한 수단]
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명은 실리콘 기판위에 절연 물질을 도포하여 절연막을 형성하는 공정, 이 절연막위에 포토레지스트를 도포하고, 패터닝한 후, 상기 절연막을 식각하여 콘택홀을 형성하는 공정, 상기 포토레지스트를 제거하고 금속을 증착한 후, 이 금속위에 포토레지스트를 도포하고 패터닝한 뒤, 상기 금속을 식각하여 금속 배선을 형성하는 공정을 포함하는 홀 형성방법에 있어서, 상기 포토레지스트를 도포하는 공정전에 상기 절연막을 H2O2용액에 담그어 절연막의 표면을 처리하는 것을 특징으로 하는 홀 형성방법을 제공한다.
[실시예]
본 발명에 따른 홀 형성방법의 대표적인 공정은 다음과 같다.
게이트 산화막과 로코스가 형성된 실리콘 기판 위에 절연 물질을 도포하여 절연막을 형성하고, 상기 절연막의 표면을 H2O2용액에 담그어 처리한다. 이어서, 상기 절연막 위에 포토레지스트를 도포하고, 패터닝한 후, 상기 절연막을 식각하여 홀을 형성한다.
상기한 본 발명에 있어서, 상기 절연 물질로 알칼리 이온의 고체 용해도가 큰 PSG나 BPSG, UDO를 이용하여 공정을 계속하는 동안 더 이상의 오염, 특히 Al 증착시에 생기는 오염을 막을 수 있도록 한다. 또한, PSG를 사용하여 PSG막을 형성하는데 일반적인 SiO2산화막에 비해 PSG가 저온에서 표면이 용해하는 성질이 있으며, 이 성질을 이용하여 다층 배선 공정에서 발생되는 장해를 제거하기 위하여 실시하는 표면 평탄화 방법 중 공정이 간단한 리플로(reflow)를 일반적인 SiO2산화막보다 더 낮은 온도에서 실시할 수 있고, PSG의 식각율이 SiO2보다 높아 쉽게 식각할 수 있는 장점이 있다.
상기한 본 발명에 있어서, 상기 식각공정은 습식식각과 건식식각의 순서로 하는 것이 홀 형성을 보다 좋게 하기 때문에 바람직하다.
상기한 본 발명에 있어서, 상기 절연막을 처리하는 공정으로, H2O2용액에 150~160℃ 온도에서 2분~3분간, 상기 절연막을 담구어 상기 절연막의 표면을 산화시키면 포토레지스트와 절연막간의 접착력을 증가시키게 되어 홀을 형성하기 위한 습식식각 진행시에 측면으로의 언더컷을 방지할 수 있다.
상기한 본 발명에 있어서, 상기 절연막의 표면을 처리하는 공정으로, 500W의 RF 전력과 500 sccm의 O2로 구성되거나, 또는, 300W와 800mT의 RF 전력과 200 sccm의 He과 30 sccm의 O2로 구성되는 O2플라즈마 분위기에서 상기 절연막의 표면을 산화시키면 포토레지스트와 절연막간의 접착력을 증가시키게 되어 언더컷을 방지할 수 있다.
이하 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나 하기한 실시예 및 비교예는 본 발명의 이해를 돕기 위한 본 발명의 바람직한 일 실시예일뿐 본 발명이 하기한 실시예 한정되는 것은 아니다.
[실시예 1]
제1도는 본 발명에 따른 홀 형성방법을 이용하여 금속 배선을 형성하는 방법을 나타낸 것으로서, 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 BPSG를 소정의 두께로 도포하여 BPSG 절연막을 형성하면 제1(a)도와 같고, 상기 BPSG 절연막의 표면을 150~160℃ 온도에서 2분 내지 3분간 H2O2용액에 담그어 상기 BPSG 절연막의 표면 처리를 하면 제1(b)도와 같다. 이어서, 상기 BPSG 절연막 위에 포토레지스트를 소정의 두께로 도포하고, 사진공정을 한 후, 상기 BPSG 절연막을 10:1 BOE 용액(Buuffered oxide etchant)으로 습식 식각하고, 건식 식각하여 홀을 형성하면 제1(c)도와 같다. 이 제1(c)도의 구조에서, 상기 포토레지스트를 제거하고 알루미늄을 소정 두께로 증착한 후, 상기 알루미늄위에 포토레지스트를 소정 두께로 도포하고 사진 공정을 거친후, 상기 알루미늄을 P5000E 금속 식각기로 BCH345, Cl228, N210의 가스와 150mT, 500W로 건식 RIE(Reactive ion etch)식각하여 알루미늄 배선을 형성하면 제1(d)도와 같은 구조를 갖는다.
[실시예 2]
제1도는 본 발명에 따른 홀을 형성하는 방법을 이용하여 알루미늄 배선을 형성하는 방법을 나타낸 것으로서, 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 PSG를 소정 두께로 도포하여 PSG 절연막을 형성하면 제1(a)도와 같고, 상기 PSG 절연막의 표면을 500W의 RF 전력과 500 sccm의 O2로 구성되는 O2플라즈마에 노출하여 상기 PSG 절연막의 표면 처리를 하면 제1(b)도와 같다. 이어서, 상기 PSG 절연막 위에 포토레지스트를 도포하고, 사진 공정을 한 후, 상기 PSG 절연막을 습식 식각하고 건식 식각하여 콘택홀을 형성하면 제1(c)도와 같다. 이 제1(c)도의 구조에서, 상기 포토레지스트를 제거하고 알루미늄을 소정 두께로 증착한 후, 상기 알루미늄위에 포토레지스트를 소정두께로 도포하고 사진 공정을 거친 후, 상기 알루미늄을 건식 식각하면 제1(d)도의 같은 구조를 갖는 알루미늄 배선이 형성된다.
[실시예 3]
제1도는 본 발명에 따른 홀을 형성하는 방법을 이용하여 알루미늄 배선을 형성하는 방법을 나타낸 것으로서, 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 UDO를 소정 두께로 도포하여 PSG 절연막을 형성하면 제1(a)도와 같고, 상기 PSG 절연막의 표면을 300W와 800mT의 RF 전력과 200 sccm의 He과 30 sccm의 O2로 구성되는 O2플라즈마에 노출하여 상기 PSG 절연막의 표면처리를 하면 제1(b)도와 같다. 이어서, 상기 PSG 절연막 위에 포토레지스트를 소정 두께로 도포하고, 사진 공정을 한 후, 상기 PSG 절연막을 습식 식각하고 건식 식각하여 콘택홀을 형성하면 제1(c)도와 같다. 이 제1(c)도의 구조에서, 상기 포토레지스트를 제거하고 알루미늄을 소정 두께로 증착한 후, 상기 알루미늄위에 포토레지스트를 소정 두께로 도포하고 사진 공정을 거친후, 상기 알루미늄을 식각하면 제1(d)도와 같은 구조를 갖는 알루미늄 배선이 형성된다.
[비교예 1]
제2도는 종래의 홀을 형성하는 방법을 이용하여 알루미늄 배선을 형성하는 공정을 공정 순서에 따라 개략적으로 나타낸 것으로, 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 BPSG를 도포하여 BPSG 절연막을 형성하면 제2(a)도와 같고, 상기 BPSG 절연막 위에 포토레지스트를 도포하고, 사진 공정을 한 뒤, 상기 BPSG 절연막을 습식 식각하고, 건식 식각하여 콘택홀을 형성하면 제2(b)도와 같다. 이 제2(b)도의 구조에서, 상기 포토레지스트를 제거하고 알루미늄을 증착한 후, 상기 알루미늄위에 포토레지스트를 도포하고 사진 식각공정을 거친후, 상기 알루미늄을 P5000E 금속 식각기로 BCH345, Cl228, N210의 가스와 150mT, 500W로 건식 RIE 식각하면 제2(c)도와 같은 구조를 갖는 알루미늄 배선이 형성된다.
[비교예 2]
제2도는 종래의 홀을 형성하는 방법을 이용하여 알루미늄 배선을 형성하는 공정을 공정 순서에 따라 개략적으로 나타낸 것으로, 게이트 산화막과 로코스가 형성된 실리콘 기판 위에 PSG를 도포하여 PSG 절연막을 형성하면 제2(a)도와 같고, 상기 PSG 절연막 위에 포토레지스트를 도포하고, 사진 공정을 한 뒤, 상기 PSG 절연막을 습식 식각하고 건식 식각하여 콘택홀을 형성하면 제2(b)도와 같다. 이 제2(b)도의 구조에서, 상기 포토레지스트를 제거하고 알루미늄을 증착한 후, 상기 알루미늄을 P500E 금속 식각기로 BCH245,Cl228, N210의 가스와 150mT, 500W로 건식 RIE 식각하면 제2(c)도와 같은 구조를 갖는 알루미늄 배선이 형성된다.
상기한 실시예 1,2에 나타낸 절연막의 표면 처리방법으로 상기 BPSG 절연막의 표면을 처리한 결과의 SEM(Scaning Electron Microscopy) 사진을 제3(a)도와 제3(b)도와 나타내었다.
[효과]
상기한 바와 같이 본 발명에 따라 제조되는 반도체는 절연막의 표면을 산화시킴으로서 포토레지스트와 절연막간의 접착력을 증가시키게 되어, 홀 형성을 위한 습식식각 공정을 거칠 때 발생되는 측면으로의 언더컷 심화 현상이 제거되어, 홀 내부에서의 배선 연결이 안정적으로 되는 효과가 있다.

Claims (3)

  1. 실리콘 기판 위에 절연 물질을 도포하여 절연막을 형성하는 공정, 이 절연막 위에 포토레지스트를 도포하고, 패터닝한 후, 상기 절연막을 식각하는 공정을 포함하는 홀 형성방법에 있어서, 상기 포토레지스트를 도포하는 공정 전에 상기 절연막을 O2플라즈마내에 노출하여 상기 절연막의 표면처리를 하는 것을 특징으로 하는 홀 형성방법.
  2. 제1항에 있어서, 상기 O2플라즈마 분위기는 500W의 RF 전력과 500 sccm의 O2로 구성되는 형성방법.
  3. 제1항에 있어서, 상기 O2플라즈마 분위기는 300W와 800mT의 RF 전력과 200 sccm의 He와 30 sccm의 O2로 구성되는 형성방법.
KR1019950039667A 1995-11-03 1995-11-03 홀 형성방법 KR100264237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039667A KR100264237B1 (ko) 1995-11-03 1995-11-03 홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039667A KR100264237B1 (ko) 1995-11-03 1995-11-03 홀 형성방법

Publications (1)

Publication Number Publication Date
KR100264237B1 true KR100264237B1 (ko) 2000-09-01

Family

ID=19432940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039667A KR100264237B1 (ko) 1995-11-03 1995-11-03 홀 형성방법

Country Status (1)

Country Link
KR (1) KR100264237B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980023075A (ko) * 1996-09-25 1998-07-06 배순훈 웨이퍼 식각 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980023075A (ko) * 1996-09-25 1998-07-06 배순훈 웨이퍼 식각 방법

Similar Documents

Publication Publication Date Title
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
US4455568A (en) Insulation process for integrated circuits
US7591959B2 (en) Etchants and etchant systems with plural etch selectivities
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
US6458650B1 (en) CU second electrode process with in situ ashing and oxidation process
US6004729A (en) Methods of improving photoresist adhesion for integrated circuit fabrication
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100264237B1 (ko) 홀 형성방법
JPWO2005013374A1 (ja) 半導体装置および半導体装置の製造方法
KR19990057932A (ko) 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
KR20000004332A (ko) 반도체 소자의 금속 배선 형성방법
JPH0799178A (ja) 半導体装置の製造方法
KR100431433B1 (ko) 반도체 장치의 콘택홀 형성 방법
JP2678049B2 (ja) 半導体装置の洗浄方法
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR100291190B1 (ko) 반도체 기억소자 제조방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100256801B1 (ko) 반도체 소자의 콘택홀 제조방법
JP2000164865A (ja) 半導体装置の製造方法
JPH05190485A (ja) 半導体装置の製造方法
KR100290231B1 (ko) 반도체소자의콘택형성방법
KR100236078B1 (ko) 반도체소자 식각방법
KR20030055795A (ko) 반도체 소자의 제조방법
US20020197858A1 (en) Method for fabricating semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee