JPH0799178A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0799178A JPH0799178A JP24020693A JP24020693A JPH0799178A JP H0799178 A JPH0799178 A JP H0799178A JP 24020693 A JP24020693 A JP 24020693A JP 24020693 A JP24020693 A JP 24020693A JP H0799178 A JPH0799178 A JP H0799178A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- contact hole
- film
- resist film
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 コンタクト前処理に関し，熱酸化工程を省略
して，コンタクトホール内の損傷層を除去できるように
し，良好なコンタクトを得る。 【構成】 シリコン基板 1上に層間絶縁膜 5とレジスト
膜 6を順に被着し，コンタクトホール形成部の該レジス
ト膜を開口し，レジスト膜をマスクにして層間絶縁膜を
ドライエッチングしてコンタクトホールを形成し，室温
でレジスト膜を酸素プラズマを用いたアッシングにより
除去し，シリコン基板をフッ酸溶液中に浸漬して，該ア
ッシングにより該コンタクトホール内の該シリコン基板
の表面に生成した酸化膜 8を除去し, シリコン基板を加
熱した過酸化水素と硫酸の混液中に浸漬して再びシリコ
ン基板表面を酸化し，シリコン基板をフッ酸溶液中に浸
漬して損傷層を除去し, コンタクトホールを覆ってシリ
コン基板に接続する配線膜をシリコン基板上に成膜す
る。
して，コンタクトホール内の損傷層を除去できるように
し，良好なコンタクトを得る。 【構成】 シリコン基板 1上に層間絶縁膜 5とレジスト
膜 6を順に被着し，コンタクトホール形成部の該レジス
ト膜を開口し，レジスト膜をマスクにして層間絶縁膜を
ドライエッチングしてコンタクトホールを形成し，室温
でレジスト膜を酸素プラズマを用いたアッシングにより
除去し，シリコン基板をフッ酸溶液中に浸漬して，該ア
ッシングにより該コンタクトホール内の該シリコン基板
の表面に生成した酸化膜 8を除去し, シリコン基板を加
熱した過酸化水素と硫酸の混液中に浸漬して再びシリコ
ン基板表面を酸化し，シリコン基板をフッ酸溶液中に浸
漬して損傷層を除去し, コンタクトホールを覆ってシリ
コン基板に接続する配線膜をシリコン基板上に成膜す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に, コンタクトホール内に露出したシリコン(S
i)のコンタクト形成前処理に関する。
係り, 特に, コンタクトホール内に露出したシリコン(S
i)のコンタクト形成前処理に関する。
【０００２】
【従来の技術】ドライエッチングによりシリコン−アル
ミニウム(Al)のコンタクトホール形成の際，コンタクト
ホール内のシリコン表面にドライエッチングによる損傷
層が残り，この上にアルミニウム配線を形成すると，シ
リコン−アルミニウム間のコンタクト不良が発生する。
ミニウム(Al)のコンタクトホール形成の際，コンタクト
ホール内のシリコン表面にドライエッチングによる損傷
層が残り，この上にアルミニウム配線を形成すると，シ
リコン−アルミニウム間のコンタクト不良が発生する。
【０００３】そのため，従来は損傷層を除去するため，
シリコン基板を加熱してコンタクトホール内のシリコン
表面を熱酸化し，生成された酸化膜をフッ酸溶液を用い
て除去していた。
シリコン基板を加熱してコンタクトホール内のシリコン
表面を熱酸化し，生成された酸化膜をフッ酸溶液を用い
て除去していた。
【０００４】
【発明が解決しようとする課題】コンタクトホール形成
用のレジスト膜を酸素(O2)プラズマ中でアッシングして
除去する際に，コンタクトホール内のシリコン表面には
薄い酸化膜が形成されるが，従来例では，この酸化膜を
除去するだけでは前記の損傷層まで完全に除去できない
ので，一旦熱酸化して損傷層をカバーする厚さまで酸化
膜を形成して，その酸化膜除去と同時に損傷層を除去し
ている。従って，熱酸化工程が必要となる。しかしなが
ら，この熱酸化工程はデバイス特性に悪影響を与えるた
め，ウエハプロセスにおいては，できるだけ熱処理工程
を少なくすることが望ましい。
用のレジスト膜を酸素(O2)プラズマ中でアッシングして
除去する際に，コンタクトホール内のシリコン表面には
薄い酸化膜が形成されるが，従来例では，この酸化膜を
除去するだけでは前記の損傷層まで完全に除去できない
ので，一旦熱酸化して損傷層をカバーする厚さまで酸化
膜を形成して，その酸化膜除去と同時に損傷層を除去し
ている。従って，熱酸化工程が必要となる。しかしなが
ら，この熱酸化工程はデバイス特性に悪影響を与えるた
め，ウエハプロセスにおいては，できるだけ熱処理工程
を少なくすることが望ましい。
【０００５】本発明は熱酸化工程を省略して，コンタク
トホール内の損傷層を除去できるようにし，良好なコン
タクトを得ることを目的とする。
トホール内の損傷層を除去できるようにし，良好なコン
タクトを得ることを目的とする。
【０００６】
【課題を解決するための手段】上記課題の解決は， １）シリコン基板 1の表面を酸素プラズマを用いて酸化
する工程と，次いで，該シリコン基板をフッ酸溶液中に
浸漬する工程と，次いで，該シリコン基板を加熱した過
酸化水素と硫酸の混液中に浸漬する工程と，次いで，該
シリコン基板をフッ酸溶液中に浸漬する工程とを有する
半導体装置の製造方法，あるいは ２）シリコン基板 1上に層間絶縁膜 5とレジスト膜 6を
順に被着し，コンタクトホール形成部の該レジスト膜を
開口し，該レジスト膜をマスクにして該層間絶縁膜をド
ライエッチングしてコンタクトホールを形成する工程
と，次いで，該シリコン基板を加熱しないで，該レジス
ト膜を酸素プラズマを用いたアッシングにより除去する
工程と，次いで，該シリコン基板をフッ酸溶液中に浸漬
して，該アッシングにより該コンタクトホール内の該シ
リコン基板の表面に生成した酸化膜 8を除去する工程
と，次いで，該シリコン基板を加熱した過酸化水素と硫
酸の混液中に浸漬する工程と，次いで，該シリコン基板
をフッ酸溶液中に浸漬する工程と，次いで，該コンタク
トホールを覆って，該シリコン基板に接続する配線膜を
該シリコン基板上に成膜する工程とを有する半導体装置
の製造方法により達成される。
する工程と，次いで，該シリコン基板をフッ酸溶液中に
浸漬する工程と，次いで，該シリコン基板を加熱した過
酸化水素と硫酸の混液中に浸漬する工程と，次いで，該
シリコン基板をフッ酸溶液中に浸漬する工程とを有する
半導体装置の製造方法，あるいは ２）シリコン基板 1上に層間絶縁膜 5とレジスト膜 6を
順に被着し，コンタクトホール形成部の該レジスト膜を
開口し，該レジスト膜をマスクにして該層間絶縁膜をド
ライエッチングしてコンタクトホールを形成する工程
と，次いで，該シリコン基板を加熱しないで，該レジス
ト膜を酸素プラズマを用いたアッシングにより除去する
工程と，次いで，該シリコン基板をフッ酸溶液中に浸漬
して，該アッシングにより該コンタクトホール内の該シ
リコン基板の表面に生成した酸化膜 8を除去する工程
と，次いで，該シリコン基板を加熱した過酸化水素と硫
酸の混液中に浸漬する工程と，次いで，該シリコン基板
をフッ酸溶液中に浸漬する工程と，次いで，該コンタク
トホールを覆って，該シリコン基板に接続する配線膜を
該シリコン基板上に成膜する工程とを有する半導体装置
の製造方法により達成される。
【０００７】
【作用】本発明は，コンタクトホール形成後酸素プラズ
マ中でレジストマスクをアッシングする際に，シリコン
基板を加熱しないで行い，アッシングの酸素プラズマに
よりコンタクトホール内のシリコン表面に生成した薄い
酸化膜をフッ酸溶液で除去し，次いで， 160℃に加熱さ
れた過酸化水素と硫酸の混液中で処理し，その際生成し
た酸化膜をフッ酸溶液で除去することにより，従来の熱
酸化工程を用いた場合と同等の効果があることを実験的
に確かめた結果なされたものである。
マ中でレジストマスクをアッシングする際に，シリコン
基板を加熱しないで行い，アッシングの酸素プラズマに
よりコンタクトホール内のシリコン表面に生成した薄い
酸化膜をフッ酸溶液で除去し，次いで， 160℃に加熱さ
れた過酸化水素と硫酸の混液中で処理し，その際生成し
た酸化膜をフッ酸溶液で除去することにより，従来の熱
酸化工程を用いた場合と同等の効果があることを実験的
に確かめた結果なされたものである。
【０００８】本発明の機能は以下のように考えられる。
層間絶縁膜をドライエッチングしてコンタクトホールを
形成する工程で形成される損傷層の厚さは, レジストア
ッシングの酸素プラズマで殆ど酸化される程度に薄いの
で, その後のフッ酸処理で除去される。しかしながら，
酸素プラズマによる損傷層が極く薄く形成されるので,
それを過酸化水素水と硫酸の混合液で酸化し，それをフ
ッ酸で除去している。
層間絶縁膜をドライエッチングしてコンタクトホールを
形成する工程で形成される損傷層の厚さは, レジストア
ッシングの酸素プラズマで殆ど酸化される程度に薄いの
で, その後のフッ酸処理で除去される。しかしながら，
酸素プラズマによる損傷層が極く薄く形成されるので,
それを過酸化水素水と硫酸の混合液で酸化し，それをフ
ッ酸で除去している。
【０００９】これに対して, 熱酸化ではシリコン基板の
表面を厚く酸化し，損傷層と損傷していない層の一部と
を除去している。
表面を厚く酸化し，損傷層と損傷していない層の一部と
を除去している。
【００１０】
【実施例】コンタクトホールの例としてMOS FET のソー
ス, ドレインのコンタクトホールに形成について説明す
る。
ス, ドレインのコンタクトホールに形成について説明す
る。
【００１１】図１(A) 〜(C) は本発明の実施例を説明す
る断面図である。図１(A) において， 1はシリコン基
板, 2はフィールド酸化膜で熱酸化による二酸化シリコ
ン(SiO2)膜, 3はゲート酸化膜, 4はゲート, 5は層間
絶縁膜で気相成長(CVD) による二酸化シリコン膜(CVD S
iO2)膜, 6はコンタクトホール形成用のレジストマス
ク, 7はシリコン基板表面にできた損傷層である。
る断面図である。図１(A) において， 1はシリコン基
板, 2はフィールド酸化膜で熱酸化による二酸化シリコ
ン(SiO2)膜, 3はゲート酸化膜, 4はゲート, 5は層間
絶縁膜で気相成長(CVD) による二酸化シリコン膜(CVD S
iO2)膜, 6はコンタクトホール形成用のレジストマス
ク, 7はシリコン基板表面にできた損傷層である。
【００１２】MOS FET のバルクの工程が終わり，層間絶
縁膜 5にコンタクトホールを形成するためのドライエッ
チングが終わった後のMOS FET の断面図である。このド
ライエッチングによる荷電粒子の衝撃のため，コンタク
トホール内のシリコン基板の表面に損傷層 7ができる。
縁膜 5にコンタクトホールを形成するためのドライエッ
チングが終わった後のMOS FET の断面図である。このド
ライエッチングによる荷電粒子の衝撃のため，コンタク
トホール内のシリコン基板の表面に損傷層 7ができる。
【００１３】層間絶縁膜 5のCVD SiO2膜の厚さが 10000
Å, レジストマスクの厚さが 20000Åに対するドライエ
ッチング条件の一例を次に示す。 反応ガス： CF4/CHF3 ガス圧力： 0.3 Torr ガス全流量： 200 SCCM RF電力： 2 W/cm2 基板温度：約 100℃ 図１(B) は，基板を酸素プラズマ中で処理して，レジス
トマスク 6をアッシング除去した状態を示す。このアッ
シングにより, コンタクトホール内のシリコン基板の表
面に厚さ30〜50Åの酸化膜 (SiO2膜) 8 が生成する。
Å, レジストマスクの厚さが 20000Åに対するドライエ
ッチング条件の一例を次に示す。 反応ガス： CF4/CHF3 ガス圧力： 0.3 Torr ガス全流量： 200 SCCM RF電力： 2 W/cm2 基板温度：約 100℃ 図１(B) は，基板を酸素プラズマ中で処理して，レジス
トマスク 6をアッシング除去した状態を示す。このアッ
シングにより, コンタクトホール内のシリコン基板の表
面に厚さ30〜50Åの酸化膜 (SiO2膜) 8 が生成する。
【００１４】次いで, フッ酸溶液を用いて, 酸化膜 8を
除去する。図１(C) において， 160℃に加熱された過酸
化水素と硫酸の混液中で基板を浸漬して 分間処理す
る。この際, コンタクトホール内のシリコン基板の表面
は数Åの厚さで酸化される。
除去する。図１(C) において， 160℃に加熱された過酸
化水素と硫酸の混液中で基板を浸漬して 分間処理す
る。この際, コンタクトホール内のシリコン基板の表面
は数Åの厚さで酸化される。
【００１５】この際の過酸化水素と硫酸の混液は, 体積
比で 2：100 である。次いで, フッ酸溶液を用いて, 基
板を処理する。この後，基板上に配線膜として，例えば
スパッタ法によりアルミニウム膜を被着する。
比で 2：100 である。次いで, フッ酸溶液を用いて, 基
板を処理する。この後，基板上に配線膜として，例えば
スパッタ法によりアルミニウム膜を被着する。
【００１６】次に, 実施例の効果を示す数値例を従来例
と対比して示す。数値はコンタクトホール10個直列に接
続した場合の抵抗値である。 ｎ型基板 ｐ型基板 従来の熱酸化方式 0.4〜0.5 KΩ 1.0〜1.5 KΩ 実施例 0.4〜0.5 KΩ 1.1〜1.4 KΩ 実施例の前処理を行った場合のシリコンとアルミニウム
のコンタクトは，従来例の熱酸化を行った場合と比較し
て変わらなかった。
と対比して示す。数値はコンタクトホール10個直列に接
続した場合の抵抗値である。 ｎ型基板 ｐ型基板 従来の熱酸化方式 0.4〜0.5 KΩ 1.0〜1.5 KΩ 実施例 0.4〜0.5 KΩ 1.1〜1.4 KΩ 実施例の前処理を行った場合のシリコンとアルミニウム
のコンタクトは，従来例の熱酸化を行った場合と比較し
て変わらなかった。
【００１７】
【発明の効果】本発明によれば，熱酸化工程を省略し
て，コンタクトホール内の損傷層を除去でき，良好なコ
ンタクトを得ることが可能となった。
て，コンタクトホール内の損傷層を除去でき，良好なコ
ンタクトを得ることが可能となった。
【図１】 本発明の実施例を説明する断面図
1 シリコン基板 2 フィールド酸化膜 3 ゲート酸化膜 4 ゲート 5 層間絶縁膜でCVD SiO2膜, 6 コンタクトホール形成用のレジストマスク 7 シリコン基板表面にできた損傷層 8 酸素プラズマアッシングにより生じたSiO2膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ
Claims (2)
- 【請求項１】 シリコン基板(1) の表面を酸素プラズマ
を用いて酸化する工程と，次いで，該シリコン基板をフ
ッ酸溶液中に浸漬する工程と，次いで，該シリコン基板
を加熱した過酸化水素と硫酸の混液中に浸漬する工程
と，次いで，該シリコン基板をフッ酸溶液中に浸漬する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 シリコン基板(1) 上に層間絶縁膜(5) と
レジスト膜(6) を順に被着し，コンタクトホール形成部
の該レジスト膜を開口し，該レジスト膜をマスクにして
該層間絶縁膜をドライエッチングしてコンタクトホール
を形成する工程と，次いで，該シリコン基板を室温で，
該レジスト膜を酸素プラズマを用いたアッシングにより
除去する工程と，次いで，該シリコン基板をフッ酸溶液
中に浸漬して，該アッシングにより該コンタクトホール
内の該シリコン基板の表面に生成した酸化膜(8) を除去
する工程と，次いで，該シリコン基板を加熱した過酸化
水素と硫酸の混液中に浸漬する工程と，次いで，該シリ
コン基板をフッ酸溶液中に浸漬する工程と，次いで，該
コンタクトホールを覆って，該シリコン基板に接続する
配線膜を該シリコン基板上に成膜する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24020693A JPH0799178A (ja) | 1993-09-28 | 1993-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24020693A JPH0799178A (ja) | 1993-09-28 | 1993-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799178A true JPH0799178A (ja) | 1995-04-11 |
Family
ID=17056036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24020693A Pending JPH0799178A (ja) | 1993-09-28 | 1993-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799178A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| KR100382725B1 (ko) * | 2000-11-24 | 2003-05-09 | 삼성전자주식회사 | 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법 |
| DE19829863B4 (de) * | 1997-10-29 | 2006-06-29 | Mitsubishi Denki K.K. | Verfahren zum Herstellen einer Halbleitervorrichtung |
| JP2014112746A (ja) * | 2014-03-27 | 2014-06-19 | Spansion Llc | 半導体装置の製造方法 |
-
1993
- 1993-09-28 JP JP24020693A patent/JPH0799178A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| DE19829863B4 (de) * | 1997-10-29 | 2006-06-29 | Mitsubishi Denki K.K. | Verfahren zum Herstellen einer Halbleitervorrichtung |
| KR100382725B1 (ko) * | 2000-11-24 | 2003-05-09 | 삼성전자주식회사 | 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법 |
| JP2014112746A (ja) * | 2014-03-27 | 2014-06-19 | Spansion Llc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5089432A (en) | Polycide gate MOSFET process for integrated circuits | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| US5707901A (en) | Method utilizing an etch stop layer | |
| US6458650B1 (en) | CU second electrode process with in situ ashing and oxidation process | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH0758107A (ja) | 半導体装置の製造方法 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JPH07230988A (ja) | 高温金属層上に絶縁体層を形成する方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| US6204547B1 (en) | Modified poly-buffered isolation | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP2001237415A (ja) | 半導体装置の製造方法 | |
| JP2817209B2 (ja) | 半導体装置の製造方法 | |
| CN118676001A (zh) | 半导体器件及其制备方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 | |
| KR20010009396A (ko) | 반도체 소자의 배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |