KR20010009396A - 반도체 소자의 배선형성방법 - Google Patents

반도체 소자의 배선형성방법 Download PDF

Info

Publication number
KR20010009396A
KR20010009396A KR1019990027748A KR19990027748A KR20010009396A KR 20010009396 A KR20010009396 A KR 20010009396A KR 1019990027748 A KR1019990027748 A KR 1019990027748A KR 19990027748 A KR19990027748 A KR 19990027748A KR 20010009396 A KR20010009396 A KR 20010009396A
Authority
KR
South Korea
Prior art keywords
layer
tungsten silicide
semiconductor
silicide layer
semiconductor layer
Prior art date
Application number
KR1019990027748A
Other languages
English (en)
Other versions
KR100328826B1 (ko
Inventor
홍정의
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990027748A priority Critical patent/KR100328826B1/ko
Priority to US09/610,887 priority patent/US6440848B1/en
Publication of KR20010009396A publication Critical patent/KR20010009396A/ko
Application granted granted Critical
Publication of KR100328826B1 publication Critical patent/KR100328826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선형성 방법에 관한 것이며, 본 발명의 반도체 소자 배선 형성방법은 반도체 기판상에 제1절연층, 제1반도체층, 장벽금속층 및 제2 반도체층을 순차 적층 형성하는 공정과, 상기 제2 반도체층 위에 비정질의 제1 텅스텐 실리사이층을 형성하는 공정과, 상기 제1 텅스텐 실리사이드층을 열처리하여 정방정계(tetragonal) 구조의 제2 텅스텐 실리사이드층으로 변환하는 공정과, 상기 제2 텅스텐 실리사이드층위에 배선 형성용 식각 마스크를 형성하는 공정과, 상기 마스크를 이용하여 상기 제2 텅스텐 실리사이드층, 제2 반도체층, 장벽금속층 및 제1 반도체층을 순차 식각하는 공정을 포함한다.

Description

반도체 소자의 배선형성방법{METHOD FOR FORMING INTERCONNECTION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히 저항이 낮은 반도체 소자의 배선을 형성하기 위한 반도체 소자의 배선형성방법에 관한 것이다.
도1은 반도체 소자의 배선의 선폭(line width)에 따른 선저항(line resistance)의 변화를 도시한 그래프이다.
X축은 배선의 선폭을, Y축은 선저항값을 나타낸다. 또한 그래프 A는 불순물이 도핑되지 않은 순수 폴리실리콘상에 텅스텐 실리사이드층을 형성한 폴리사이드 배선의 저항 나타내고, 그래프 B는 불순물이 도핑된 폴리실리콘 상에 텅스텐 실리사이드층을 형성한 폴리사이드 배선의 저항을 나타낸다. 상기 텅스텐 실리사이드층은 화학기상증착법으로 증착한 후 열처리 공정을 수행하여 정방정계의 텅스텐 실리사이드로 변화시킨 후의 텅스텐 실리사이드층이다.
상기 A 및 B의 경우에 있어서, 증착된 폴리실리콘층 및 텅스텐 실리사이드층의 두께는 각각 1000 Å 및 1500Å 이고, 텅스텐 실리사이드층의 열처리 공정은 1000Å에서 30초간 수행하였다.
결론적으로, 순수 폴리실리콘을 사용한 A의 경우 보다 불순물이 도핑된 폴리실리콘을 사용한 B의 경우에 폴리사이드 배선의 저항이 더 낮음을 보여준다.
도2a 내지 도2d는 종래의 일실시례에 따른 반도체 소자의 배선 형성 방법을 나태내는 단면도이다.
먼저 도2a에 도시한 바와 같이, 반도체 기판(1)상에 제1절연층(게이트 산화막)(2)을 형성하고, 상기 제1 절연층(2)위에 반도체층(3) 및 제1 텅스텐 실리사이드층(4)을 순차 적층 형성한다.
상기 제1절연층은 열산화법 또는 화학기상증착법으로 형성한 실리콘 산화막이다. 또한 상기 반도체층은 불순물이 도핑된 폴리실리콘층이며 상기 제1 텅스텐 실리사이드층은 화학기상증착법으로 증착한다.
다음으로 도2b에 도시한 바와 같이, 상기 제1 텅스텐 실리사이드층(4)을 고온에서 열처리하여 정방정계(tetragonal) 구조의 제2 텅스텐 실리사이드층(5)으로 변화시킨다. 그 결과, 상기 반도체층(3)과 상기 제2 텅스텐 실리사이드층(5)의 계면(interface)이 울퉁불퉁한 형상이 된다. 그 이유는 열처리 공정 동안 상기 반도체층(3)으로부터 상기 제1 텅스텐 실리사이드층(4)으로 실리콘이 확산 되기 때문이다.
다음으로, 도2c에 도시된 바와 같이, 배선을 정의하기 위한 식각 마스크(6)를 형성한다. 상기 식각 마스크(6)는 상기 제2 텅스텐 실리사이드층(5)위에 제2절연층(6a) 및 제3절연층(6b)을 순차 적층한 후, 이를 감광막 패턴을 이용한 식각공정을 수행하여 패터닝 함으로써 형성된다.
상기 제2절연층(6a)은 실리콘산화물(SiO2)이며 제3절연층(6b)은 실리콘질화물(Si3N4)로 형성된다.
다음으로 도2d에 도시한 바와 같이 상기 식각 마스크(6)를 이용하여 상기 제2 텅스텐 실리사이드층(5), 반도체층(3) 및 제1절연층(2)을 식각제거하여 반도체 소자의 배선형성 공정을 완료한다.
상기한 바와 같은 종래 반도체 소자의 배선형성 방법은 반도체층과 텅스텐실리사이드층의 계면이 울퉁불퉁해지기 때문에 이후 배선형성을 위한 식각공정시 절연층 상면에 상기 텅스텐 실리사이드층 또는 반도체층의 잔류물(9)(도2d 참조)이 남아 게이트 산화막의 손상을 유발하여 반도체 소자의 신뢰성이 저하되는 문제가 있었다.
종래 배선형성 공정의 또다른 예를 도3a 내지 도3c를 참조하여 설명하면 다음과 같다.
먼저 도3a에 도시된 바와 같이 반도체 기판(10)의 소정 영역에 불순물 영역(11)을 형성하고, 상기 반도체 기판(10)의 상면에 절연층(12)을 형성하고, 상기 불순물 영역(11)의 상면이 노출되도록 상기 절연층(12)을 식각하여 콘택홀(12a)을 형성한다. 다음으로, 상기 절연층(12)의 상면 및 상기 콘택홀(12a)의 내벽면 과 저면에 반도체층(13)을 형성하고, 상기 반도체층(13)의 상면에 제1 텅스텐실리사이드층(14)을 형성한다.
상기 절연층(12)은 비피에스지(BPSG; borophosphosilicate glass) 또는 에스오지(SOG) 또는 피이티이오에스(PE-TEOS; plasma enhanced tetraethylortho silicate)중의 어느 하나로 형성되고, 상기 반도체층(13)은 P형 또는 N형 불순물중 어느 하나로 도핑된 폴리실리콘층이고, 상기 제1 텅스텐 실리사이드층(14)은 화학기상증착법으로 형성된다.
다음으로, 도3b에 도시된 바와 같이, 상기 제1 텅스텐 실리사이드층(14)을 열처리하여 저항이 낮은 정방정계 구조의 제2 텅스텐실리사이드층(15)으로 변화시킨다. 그 결과, 상기 반도체층(13)과 상기 제2 텅스텐 실리사이드층(15)의 계면이 울퉁불퉁해진다. 그 이유는 상기 반도체층(13)의 실리콘이 열처리 공정 동안 제1 텅스텐 실리사이드층(14)으로 확산해 나가기 때문이다.
다음으로, 도3c에 도시한 바와 같이, 상기 절연층(12)의 상면이 노출되도록 상기 절연층(12) 상면의 상기 반도체층(13) 및 상기 제2 텅스텐 실리사이드층(15)을 화학기계연마 공정등으로 제거하여, 콘택홀(12a)의 내부에만 상기 제2텅스텐 실리사이드층(15) 및 반도체층(13)을 남김으로써 종래 반도체 소자의 배선 제조 공정을 완료한다.
상기한 바와 같은 종래 반도체 소자의 배선형성 방법은 반도체층과 텅스텐실리사이드층의 계면이 울퉁불퉁해지기 때문에 이후 배선형성을 위한 식각공정시 절연층 상면에 상기 텅스텐 실리사이드층 또는 반도체층의 잔류물(19)(도3c 참조)이 남아 배선들간의 브릿지를 유발하거나 게이트 산화막의 손상을 유발하여 반도체 소자의 신뢰성이 저하되는 문제가 있었다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 반도체층과 텅스텐실리사이드층 사이에 장벽금속층을 개재하여 신뢰성이 향상된 반도체 소자의 배선 형성 방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 일실시례에 따른 반도체 소자의 배선형성방법은, 반도체 기판상에 제1 절연층, 제1 반도체층, 장벽금속층 및 제2 반도체층을 순차 적층 형성하는 공정과; 상기 제2 반도층 상에 비정질의 제1 텅스텐 실리사이드층을 형성한 후 이를 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층을 형성하는 공정과; 배선을 정의하기 위해 상기 제2 텅스텐실리사이드층 상에 식각 마스크를 형성하는 공정과; 상기 식각마스크를 이용하여 상기 제2 텅스텐 실리사이드층, 제2 반도체층, 장벽금속층 및 제1 반도체층을 순차식각하는 공정을 포함한다.
상기의 목적을 달성하기 위한 본발명의 다른 실시례에따른 반도체 소자의 배선형성 방법은, 표면에 불순물 영역을 갖는 반도체 기판 위에, 상기 제1 불순물 영역이 노출되도록 콘택홀을 갖는 절연층을 형성하는 공정과; 상기 콘택홀 내벽 및 저면과 상기 절연층의 상면에 제1 반도체층, 장벽금속층 및 제2 반도체층을 순차 적층 형성하는 공정과; 상기 제2 반도체층 위에 비정질의 제1 텅스텐실리사이드층을 형성한 후 이를 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층을 형성하는 공정과, 상기 절연층의 상면이 노출되도록, 상기 절연층 상면의 상기 제2 텅스텐실리사이드층, 제2 반도체층, 장벽금속층, 제1 반도체층을 제거하는 공정을 포함한다.
도1은 배선의 선폭에 따른 선저항 변화를 도시한 그래프이다.
도2a 내지 도2d는 종래 일실시례에 따른 반도체 소자의 배선 형성방법의 공정순서를 도시한 단면도이다.
도3a 내지 도3c는 종래의 또다른 실시례에 따른 반도체 소자의 배선 형성방법의 공정순서를 도시한 단면도이다.
도4a 내지 도4e는 본 발명의 일실시례에 따른 반도체 소자의 배선형성방법의 공정순서를 도시한 단면도이다.
도5a 내지 도5d는 본 발명의 다른 실시례에 따른 반도체 소자의 배선형성방법의 공정순서를 도시한 단면도이다.
〈〈 도면부호에 대한 간단한 설명 〉〉
1, 10 … 반도체 기판
2 … 제1 절연층
3, 13 … 반도체층
4, 14 … 제1 텅스텐 실리사이드층
5, 15 … 제1 텅스텐 실리사이드층
6 … 식각 마스크
6a … 제2 절연층
6b … 제3 절연층
9, 19 … 식각 잔류물
11 … 불순물 영역
12 … 절연층
12a … 콘택홀
31 … 반도체 기판
32 … 제1 절연층
33 … 제1 반도체층
34 … 장벽금속층
35 … 제2 반도체층
36 … 제1 텅스텐 실리사이드층
37 … 제2 텅스텐 실리사이드층
38 … 식각 마스크
38a … 제2 절연층
38b … 제3 절연층
50 … 반도체 기판
51 … 불순물 영역
52 … 절연층
53 … 콘택홀
54 … 제1 반도체층
56 … 장벽금속층
58 … 제2 반도체층
60 … 제1 텅스텐 실리사이드층
62 … 제2 텅스텐 실리사이드층
이하 본 발명에 따른 반도체 소자의 배선 형성방법의 일실시례에 대해 첨부된 도면의 도4a 내지 도4e를 참조하여 설명하면 다음과 같다.
먼저 도4a에 도시한 바와 같이, 반도체 기판(31)상에 제1 절연층(32) 즉 게이트산화막(32)을 형성하고, 상기 제1 절연층(32) 위에 제1 반도체층(33)을 형성한다.
상기 제1절연층(32)은 상기 반도체 기판(31) 표면의 산화에 의한 실리콘 산??층 또는 실리콘 질화층으로 형성되고 상기 제1 반도체층(33)은 300~500Å의 막두께를 가지며, P형 또는 N형 불순물이 도핑된 폴리실리콘층으로 형성된다.
다음으로 도4b에 도시한 바와 같이, 상기 제1 반도체층(33)상에 장벽금속층(34), 제2 반도체층(35) 및 비정질의 제1 텅스텐실리사이드층(36)을 순차 적층형성한다.
상기 장벽금속층(34)은 TiN, Ti/TiN 또는 TiW중의 어느 하나에 의하여 형성되고, 상기 제2 반도체층(35)은 50~300Å의 막두께를 가지는 불순물(P형 또는 N형)이 도핑된 실리콘층에 의하여 형성되며, 상기 제1 텅스텐 실리사이드층(36)은 진공하에서 화학기상증착법에 의하여 700~1800Å의 두께로 형성된다.
다음으로 도4c에 도시된 바와 같이, 상기 제1 텅스텐 실리사이드(WSi2)층(36)을 고온에서 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층(37)을 형성한다.
상기 열처리공정(annealing)은 질소분위기하에서 로에서 900~1200℃의 온도로 10~40분간 진행되고 상기 열처리 동안, 상기 장벽 금속층(34)은 상기 제1 텅스텐 실리사이드층(36)의 불순물이 상기 제1 반도체층(33)으로 확산하는 것을 방지하는 기능을 하며, 열처리 후 상기 제2 통스텐 실리사이드층(37)과 상기 제2 반도체 층(35)의 계면이 울퉁불퉁해진다. 그 이유는 상기 제2 반도체층(35)의 실리콘이 상기 제1 텅스텐 실리사이드층(36)으로 확산하기 때문이다.
다음으로 도4d에 도시된 바와 같이 배선을 정의하기 위해 제2 텅스텐 실리사이드층(37) 위에 식각 마스크(38)를 형성한다. 상기 식각 마스크는 제2 절연층(38a)과 제3 절연층(38b)을 순차 적층한 적층막으로 형성되며, 상기 제2 절연층(38a)은 실리콘산화막이며, 제3절연층(38b)은 실리콘질화막이다.
다음으로, 도4e에 도시된 바와 같이, 상기 식각 마스크(38)를 이용하여 상기 제2 텅스텐 실리사이드층(37), 제2 반도체층(35), 장벽 금속층(34) 및 제1 반도체층(33)을 식각함으로써 본 발명의 일실시례에 따른 반도체 소자의 배선 형성 공정을 완료한다.
상기 식각공정은 상기 제2 텅스텐 실리사이드층(37) 및 상기 제2 반도체층(35)을 식각하는 제1 식각공정과, 상기 장벽금속층(34) 및 제1반도체층(33)을 식각하는 제2 식각공정으로 진행되며, 상기 제1 및 제2 반도체층(33)(35)은 HBr + O2를, 상기 제2 텅스텐 실리사이드층(37)은 Cl2+ O2가스를, 상기 장벽금속층(34)은 Cl2를 각각 식각 가스(etchant gas)로서 각각 사용한다.
상기 장벽금속층(34)은 제1 식각 공정시 상기 제1 반도체층(33)에 손상이 가지 않도록 하는 식각 저지층(etch stop layer)의 역할을 한다.
다음으로 본 발명의 제2 실시례에 따른 반도체 소자의 배선형성 공정을 첨부된 도면 도5a 내지 도5d를 참조하여 설명하면 다음과 같다.
먼저 도5a에 도시된 바와 같이, 반도체 기판(50)의 표면에 불순물 영역(51)을 형성하고, 상기 반도체 기판(50)의 상면에 절연층(52)을 형성하고, 상기 절연층(52)을 선택적으로 식각하여 상기 불순물 영역(51)의 상면이 노출되도록 콘택홀(53)을 형성한다. 다음으로 상기 콘택홀(53)의 내벽 및 상기 불순물 영역(51)의 상면 그리고 상기 절연층(52)의 상면에 제1 반도체층(54)을 형성한다.
상기 절연층(52)은 에스오지(SOG) 또는 비피에스지(BPSG) 또는 피이-티이오에스(PE-TEOS)중의 어느 하나에 의하여 형성되고 상기 제1 반도체층(54)은 P형 또는 N형 불순물이 도핑된 실리콘층으로 형성된다.
다음으로, 도5B에 도시된 바와 같이, 상기 제1 반도체층(54) 위에 장벽 금속층(56), 제2 반도체층(58) 및 비정질의 제1 텅스텐 실리사이드층(60)을 순차 적층 형성한다.
상기 장벽금속층(56)은 TiN 또는 Ti/TiN 또는 TiW중의 어느 하나에 의해 형성되고, 상기 제2 반도체층(58)은 P형 또는 N형 불순물이 도핑된 실리콘층으로 형성되며, 상기 제1 텅스텐 실리사이드층(60)은 진공하에서 화학기상증착법에 의하여 700~1800Å 두께로 형성된다.
다음으로, 도5c에 도시된 바와 같이, 상기 제1 텅스텐 실리사이드층(60)을 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층(62)을 형성한다.
상기 열처리 공정(annealing)은 질소 분위기하의 로에서 900~1200℃의 온도로 10~40분간 진행되고, 상기 열처리시 상기 제2 반도체층(58)의 실리콘이 상기 제1 텅스텐 실리사이드층(60)으로 확산하여, 열처리 후 상기 제2 반도체층(58)과 상기 제2 텅스텐 실리사이드층(62)의 계면이 울퉁불퉁해진다.
상기 제2 반도체층(58)은 비정질의 제1 텅스텐 실리사이드층(60)을 열처리하여 정방정계 구조의 비정질의 제1 텅스텐 실리사이드층(60)을 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층(62)으로 변화시킬 때 필요한 실리콘을 공급하는 기능을 하고 상기 장벽금속층(56)은 상기 열처리 공정시 상기 제1 텅스텐 실리사이드층(60)의 불순물이 상기 제1 반도체층(54)으로 확산하는 것을 방지하는 역할을 하며, 상기 제1 반도체층(54)은 상기 장벽금속층(56)이 상기 제1 텅스텐 실리사이드층(60)의 불순물 확산을 완전히 차단하지 못하는 것을 최종적으로 차단하는 역할을 한다.
다음으로 도5d에 도시한 바와 같이, 배선을 정의하기 위해, 상기 절연층(52)의 상면이 노출될때까지 화학기계연마 공정을 실시하여 상기 절연층(52) 상면의 상기 제2텅스텐 실리사이드층(62), 제2 반도체층(58), 장벽금속층(56) 및 상기 제1 반도체층(54)을 제거하고, 콘택홀(52a)내에만 상기 제2텅스텐실리사이드층(62), 장벽금속층(56) 및 제1 반도체층(54)을 남김으로써 본 발명의 제2 실시례에 따른 배선형성 공정을 완료한다.
또한 상기 화학기계연마 공정은, 에치 백(etch back) 공정으로 대체될 수 있다. 상기 에치백 공정시 제2 텅스텐실리사이드층(62) 및 상기 제2 반도체층(58)을 식각하는 제1 식각공정과, 상기 장벽금속층(56) 및 제1 반도체층(54)을 식각하는 제2 식각공정으로 진행되며, 상기 제1 및 제2 반도체층(54)(58)은 HBr + O2가스를, 상기 제2 텅스텐 실리사이드층(62)은 Cl2+ O2를, 상기 장벽금속층(56)은 Cl2를 각각 식각가스로 이용한다.
그리고 상기 장벽금속층(56)은 상기 제1 식각공정시 상기 제1 반도체층(54)에 손상이 가지 않도록 하는 식각 저지층의 역할을 한다.
상기한 바와 같은 본발명에 따른 반도체 소자의 배선형성방법은 제1 및 제2 반도체층 사이에 장벽 금속층을 개재함으로써, 배선형성을 위해 매우 굴곡된 계면을 가지는 반도체층과 텅스텐 실리사이드층을 식각할 때, 배선간 브릿지 및 게이트 산화층(또는 절연층)의 손상을 유발하는 것을 방지하여 배선의 신뢰성을 향상시키는 효과가 있다.
또한 비정질의 텅스텐 실리사이드층을 열처리 공정을 통해 결정립이 매우 큰 정방정계 구조의 텅스텐 실리사이드층으로 형성시켜 배선층의 비저항을 약 1/2로 감소시켜 반도체 소자의 집적도 및 속도를 증가시키는 효과가 있다.

Claims (4)

  1. 반도체 기판상에 제1 절연층, 제1 반도체층, 장벽금속층 및 제2 반도체층을 순차 적층 형성하는 공정과;
    상기 제2 반도층 상에 비정질의 제1 텅스텐 실리사이드층을 형성한 후 이를 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층을 형성하는 공정과;
    배선을 정의하기 위해 상기 제2 텅스텐실리사이드층 상에 식각 마스크를 형성하는 공정과;
    상기 식각마스크를 이용하여 상기 제2 텅스텐 실리사이드층, 제2 반도체층, 장벽금속층 및 제1 반도체층을 순차식각하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 소자의 배선형성방법.
  2. 표면에 불순물 영역을 갖는 반도체 기판 위에, 상기 제1 불순물 영역이 노출되도록 콘택홀을 갖는 절연층을 형성하는 공정과;
    상기 콘택홀 내벽 및 저면과 상기 절연층의 상면에 제1 반도체층, 장벽금속층 및 제2 반도체층을 순차 적층 형성하는 공정과;
    상기 제2 반도체층 위에 비정질의 제1 텅스텐실리사이드층을 형성한 후 이를 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층을 형성하는 공정과,
    상기 절연층의 상면이 노출되도록, 상기 절연층 상면의 상기 제2 텅스텐실리사이드층, 제2 반도체층, 장벽금속층, 제1 반도체층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 텅스텐 실리사이드층을 열처리하여 정방정계 구조의 제2 텅스텐 실리사이드층을 형성하는 공정은, 질소 분위기하의 로에서 900~1200℃로 10~40분간 행하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
  4. 제3항에 있어서, 상기 장벽층은 확산방지층의 기능을 하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
KR1019990027748A 1999-07-09 1999-07-09 반도체 소자의 배선형성방법 KR100328826B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990027748A KR100328826B1 (ko) 1999-07-09 1999-07-09 반도체 소자의 배선형성방법
US09/610,887 US6440848B1 (en) 1999-07-09 2000-07-06 Interconnection of a semiconductor device and a method of forming thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027748A KR100328826B1 (ko) 1999-07-09 1999-07-09 반도체 소자의 배선형성방법

Publications (2)

Publication Number Publication Date
KR20010009396A true KR20010009396A (ko) 2001-02-05
KR100328826B1 KR100328826B1 (ko) 2002-03-14

Family

ID=19600650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027748A KR100328826B1 (ko) 1999-07-09 1999-07-09 반도체 소자의 배선형성방법

Country Status (2)

Country Link
US (1) US6440848B1 (ko)
KR (1) KR100328826B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307919B2 (ja) * 2003-06-27 2009-08-05 三洋電機株式会社 半導体装置の製造方法
US10096609B2 (en) * 2015-02-16 2018-10-09 Globalfoundries Inc. Modified tungsten silicon

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459671A3 (en) * 1990-05-29 1993-03-31 Mobil Oil Corporation Method and apparatus for the removal of film strip material from a plurality of film reels or reel cartridges
JPH06232074A (ja) * 1993-02-02 1994-08-19 Nippon Steel Corp 半導体装置及びその製造方法
JP2600593B2 (ja) * 1993-12-01 1997-04-16 日本電気株式会社 半導体装置およびその製造方法
JPH08191102A (ja) * 1995-01-10 1996-07-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100197667B1 (ko) * 1995-06-28 1999-06-15 김영환 반도체 소자의 도전배선 제조방법
TW396646B (en) * 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100309642B1 (ko) * 1999-01-29 2001-09-26 김영환 반도체장치의 콘택 형성방법

Also Published As

Publication number Publication date
KR100328826B1 (ko) 2002-03-14
US6440848B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
JP3020543B2 (ja) タングステンコンタクトの製造方法および半導体デバイス
KR100302894B1 (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
KR100366639B1 (ko) 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
KR100380890B1 (ko) 반도체 장치 및 그 제조방법
KR100382539B1 (ko) 반도체소자의 전극 보호막 형성방법
KR100329773B1 (ko) 에프램 소자 제조 방법
JPH0653337A (ja) 半導体装置の製造方法
KR100527673B1 (ko) 반도체 소자의 금속배선 형성방법
KR100314715B1 (ko) 고저항막상에열질화막을가지는반도체장치및그제조방법
KR100328826B1 (ko) 반도체 소자의 배선형성방법
JP3543504B2 (ja) 半導体装置の製造方法
KR100367735B1 (ko) 집적 회로의 배선 구조 및 그 제조 방법
KR100357223B1 (ko) 반도체 소자 및 그 제조 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000000869A (ko) 반도체장치의 제조 방법
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR100756772B1 (ko) 트랜지스터의 제조 방법
KR100219416B1 (ko) 반도체장치 제조방법
KR19990069370A (ko) 반도체 소자의 배선형성방법
KR100630533B1 (ko) 반도체 소자의 제조방법
KR100620670B1 (ko) 반도체소자의 게이트전극 형성방법
KR20010105885A (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100997432B1 (ko) 반도체 소자의 제조방법
JPH0737878A (ja) 半導体装置の製造方法
KR100846991B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee