JPWO2005013374A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2005013374A1
JPWO2005013374A1 JP2005507407A JP2005507407A JPWO2005013374A1 JP WO2005013374 A1 JPWO2005013374 A1 JP WO2005013374A1 JP 2005507407 A JP2005507407 A JP 2005507407A JP 2005507407 A JP2005507407 A JP 2005507407A JP WO2005013374 A1 JPWO2005013374 A1 JP WO2005013374A1
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
gate electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005507407A
Other languages
English (en)
Inventor
中村　誠
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2005013374A1 publication Critical patent/JPWO2005013374A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、高誘電体材料からなるゲート絶縁膜を有する半導体装置の製造において、前記ゲート絶縁膜のエッチングの制御性を良好とすることを目的とする。 そのため、本発明ではＳｉ基板上に素子が形成されてなる半導体装置の製造方法であって、前記Ｓｉ基板上にＺｒまたはＨｆの酸化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上にゲート電極膜を形成する第２の工程と、前記ゲート電極膜をエッチングする第３の工程とを有し、前記第３の工程の後にハロゲンを含む処理ガス雰囲気中で前記絶縁膜を加熱処理する第４の工程と、前記加熱処理された前記絶縁膜を除去する第５の工程を有することを特徴とする半導体装置の製造方法を用いた。

Description

本発明は半導体装置および半導体装置の製造方法に係り、特には微細化高速半導体装置および当該微細化高速半導体装置の製造方法に関する。
今日の超高速半導体装置では、微細化プロセスの進歩とともに、０．１μｍ以下のゲート長を有する素子を形成することが可能になってきている。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
例えば、従来の半導体装置の製造工程でゲート電極を形成する工程を図１Ａ〜図１Ｄに手順を追って示す。
まず、図１Ａに示す工程で、例えばＳｉからなる基板１０１上に、絶縁膜１０２を形成する。
次に、図１Ｂに示す工程で、前記絶縁膜１０２上に、例えば多結晶Ｓｉからなるゲート電極膜１０３が形成される。
次に、図１Ｃに示す工程で、前記ゲート電極膜１０３をエッチングしてゲート電極１０３ａを形成し、図１Ｄに示す工程で前記絶縁膜１０２をエッチングしてゲート絶縁膜１０２ａを形成する。
前記ゲート絶縁膜１０２ａには、従来シリコン酸化膜（ＳｉＯ２膜）が用いられてきた。しかし、しかしゲート長Ｌ０が０．１μｍ以下になると、ゲート絶縁膜の厚さＴＨ０が、ＳｉＯ２を使った場合、１〜２ｎｍ、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
このような事情で、比誘電率がＳｉＯ２膜のものよりもはるかに大きく、このため実際の膜厚が厚くてもＳｉＯ２膜に換算した場合の膜厚が小さい高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に微細な超高速半導体装置においても２〜５ｎｍ程度の膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
ＳＩＡ，ＥＥＣＡ，ＥＩＡＪ，ＫＳＩＡ ａｎｄ ＴＳＩＡ，“Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄ Ｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ”ｉｎ ２００１ ｕｐｄａｔｅ
しかし、このような高誘電体材料は、従来のＳｉＯ２膜と性質が異なり、そのために従来のエッチング方法をそのまま高誘電体材料のエッチングに適用することができない。
例えば、高誘電体膜をエッチングする際のエッチング速度が極端に遅くなって従来の方法ではエッチングが困難となる場合や、基板との充分なエッチング選択比を取ることが困難となり、エッチングの制御性が困難となる問題があった。
また、そのために必要とされるゲート絶縁膜の形状が得られず、半導体装置の性能を低下させてしまう場合があった。
本発明では、上記の問題を解決した新規で有用な半導体装置の製造方法、および半導体装置を提供することを課題としている。
本発明の具体的な課題は、高誘電体材料でゲート絶縁膜を形成する場合の、当該高誘電体材料のエッチングの制御性を良好とした半導体装置の製造方法を提供することである。
本発明の別の課題は、良好な形状の、高誘電体材料からなるゲート絶縁膜を有する半導体装置を提供することである。
本発明では上記の課題を、Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、前記Ｓｉ基板上にＺｒまたはＨｆの酸化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上にゲート電極膜を形成する第２の工程と、前記ゲート電極膜をエッチングする第３の工程とを有し、前記第３の工程の後にハロゲンを含む処理ガス雰囲気中で前記絶縁膜を加熱処理する第４の工程と、前記加熱処理された前記絶縁膜を除去する第５の工程を有することを特徴とする半導体装置の製造方法を用いて解決する。
本発明によれば、高誘電体材料であるＺｒまたはＨｆの酸化物を含む絶縁膜のエッチングの速度を向上させることで、高誘電体材料からなるゲート絶縁膜を形成する場合のエッチングの制御性が良好となる。
また、本発明では上記の課題を、Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、前記Ｓｉ基板上にＺｒまたはＨｆの酸化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上にゲート電極膜を形成する第２の工程と、
前記ゲート電極膜をエッチングする第３の工程とを有し、前記第３の工程の後にハロゲンを含む処理ガスのラジカルで前記絶縁膜を処理する第４の工程と、当該第４の工程で処理された前記絶縁膜を除去する第５の工程を有することを特徴とする半導体装置の製造方法を用いて解決する。
本発明によれば、高誘電体材料であるＺｒまたはＨｆの酸化物を含む絶縁膜のエッチングの速度を向上させることで、高誘電体材料からなるゲート絶縁膜を形成する場合のエッチングの制御性が良好となる。
また、本発明では上記の課題を、Ｓｉ基板と、前記Ｓｉ基板上の素子領域と、前記素子領域上に形成されたＺｒの酸化物、またはＨｆの酸化物を含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する電界効果型トランジスタを含む半導体装置であって、前記素子領域の第１の側から第２の側に向かう方向で、前記ゲート絶縁膜の長さが、前記ゲート電極のゲート長より小さく、前記ゲート絶縁膜の第１の側の端部から、前記ゲート電極の前記第１の側の端部までの距離が、前記ゲート絶縁膜の膜厚と略同一であることを特徴とする半導体装置を提供することが可能となる。
また、本発明では上記の課題を、Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、前記Ｓｉ基板上に、ＡｌまたはＳｉを含むＨｆ酸化物またはＨｆ酸窒化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上にゲート電極膜を形成する第２の工程と、前記ゲート電極膜をエッチングする第３の工程と、前記第３の工程の後に、前記Ｓｉ基板を処理液で処理する第４の工程とを含み、前記第４の工程の前に、前記絶縁膜を前記第２の工程のゲート電極膜の形成温度以上の温度で加熱処理する熱処理工程を設けたことを特徴とする半導体装置の製造方法を用いて解決する。
本発明によれば、高誘電体材料である、ＡｌまたはＳｉを含むＨｆ酸化物またはＨｆ酸窒化物を含む絶縁膜の熱処理を行うことで、高誘電体材料からなるゲート絶縁膜を形成する場合のエッチングの制御性が良好となる。
また、本発明では上記の課題を、Ｓｉ基板と、前記Ｓｉ基板上の素子領域と、前記素子領域上に形成された、ＡｌまたはＳｉを含むＨｆの酸化物を含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する電界効果型トランジスタを含む半導体装置であって、前記素子領域の第１の側から第２の側に向かう方向で、前記ゲート絶縁膜の長さが、前記ゲート電極のゲート長より小さく、前記ゲート絶縁膜の第１の側の端部から、前記ゲート電極の前記第１の側の端部までの距離が、前記ゲート絶縁膜の膜厚と略同一であることを特徴とする半導体装置を提供することが可能となる。
図１Ａ〜図１Ｄは、従来の半導体装置の製造方法を示す図である。
図２Ａ〜図２Ｃは、高誘電体材料からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その１）である。
図３Ａ〜図３Ｅは、高誘電体材料からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その２）である。
図４は、図３Ａ〜図３Ｅに示した方法と異なる方法を用いて形成した半導体装置の構成例である。
図５は、図３Ａ〜図３Ｅの製造方法を用いて半導体素子が形成された、被処理基板の概要を模式的に示した図である。
図６Ａ〜図６Ｋは、高誘電体材料からなるゲート絶縁膜を用いたＣＭＯＳを含む半導体装置の製造方法を示した図（その１）である。
図７は、図６Ａ〜図６Ｋの製造方法により形成された半導体装置の一部拡大図である。
図８Ａ〜図８Ｄは、高誘電体からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その３）である。
図９Ａ〜図９Ｅは、高誘電体膜のエッチング耐性を調べた結果を示す図である。
図１０Ａ〜図１０Ｅは、高誘電体材料からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その４）である。
図１１Ａ〜図１１Ｅは、高誘電体からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その５）である。
図１２Ａ〜図１２Ｅは、高誘電体からなるゲート絶縁膜を用いた半導体装置の製造方法を示す図（その６）である。
図１３Ａ〜図１３Ｋは、高誘電体からなるゲート絶縁膜を用いたＣＭＯＳを含む半導体装置の製造方法を示した図（その２）である。
図１４は、図１３Ａ〜図１３Ｋの製造方法により形成された半導体装置の一部拡大図である。
次に、本発明の実施の形態に関して図面に基づき、説明する。
［第１実施例］
図２Ａ〜図２Ｃは、本発明の関連技術による、高誘電体をゲート絶縁膜に用いた半導体装置の製造方法を示す図である。
まず、図２Ａに示す工程で、例えばＳｉからなる基板１の表面を前処理により、処理したあと、図示しない素子分離絶縁膜により分離された素子形成領域に、高誘電体材料、例えばＨｆＯ２からなる絶縁膜２を形成する。
次に、図２Ｂに示す工程において、前記絶縁膜２上に、例えば多結晶Ｓｉからなるゲート電極膜３を形成する。この場合、多結晶Ｓｉを形成する温度は、６００℃程度となる。さらに、多結晶Ｓｉをエッチングする際のハードマスクとなるシリコン酸化膜（ＳｉＯ２膜）からなるマスク膜４を成膜する。
次に、図２Ｃに示す工程において、前記ゲート電極膜３のエッチングを行う。エッチングは、まず、前記マスク膜４上に形成された、パターニングされたレジストをマスクに、当該マスク膜４のエッチングを行い、さらにエッチングされた当該マスク膜４をマスクにして、例えばＢｒ系のガスを用いたＲＩＥ（反応性イオンエッチング）によって前記ゲート電極膜３のエッチングを行い、ゲート電極３ａを形成する。
しかし、前記ゲート電極膜を形成する際に、前記絶縁膜２の温度が６００℃程度となるために、当該絶縁膜２の結晶化が進行し、当該絶縁膜２のエッチングが困難となってしまう場合がある。
この場合、通常の例えばＢｒガスを用いたＲＩＥではエッチング速度が極端に遅く、基板が露出すると基板のエッチングが早く進行してしまうという問題がある。また薬液（無機酸など）を用いたエッチング処理でも結晶化が進行した前記絶縁膜２のエッチング速度は極端に遅く、当該絶縁膜２をエッチングすることが困難になっていた。
そこで、次に、結晶化が進行した高誘電体膜をエッチングする方法を含む、本発明の第１実施例による半導体装置の製造方法を図３Ａ〜図３Ｅに示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図３Ａに示す工程で、例えばＳｉからなる基板１の表面を前処理により、処理した後、図示しない素子分離絶縁膜により分離された素子形成領域に、例えばＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＣＶＤ法と呼ぶ場合もある、原子層化学気相堆積法；原料ガスを断続的に、例えば複数の原料ガスを交互に供給することにより、分子層または原子層に近いレベルで高品質の成膜を行う方法）、もしくはＭＯＣＶＤ法（有機金属を用いた化学気相堆積法）によって高誘電体膜、例えばＨｆＯ２を３ｎｍ形成する。
次に、図３Ｂに示す工程において、前記絶縁膜２上に、例えば多結晶Ｓｉからなるゲート電極膜３を１００ｎｍ形成する。この場合、多結晶Ｓｉを形成する温度は、６００〜６５０℃程度となる。さらに、多結晶Ｓｉをエッチングする際のハードマスクとなるシリコン酸化膜（ＳｉＯ２膜）からなるマスク膜４を５０ｎｍ成膜する。
次に、図３Ｃに示す工程で、前記ゲート電極膜３のエッチングを行う。エッチングは、まず、前記マスク膜４上に形成された、パターニングされたレジストをマスクに、当該マスク膜４のエッチングを行い、さらにエッチングされた当該マスク膜４をマスクにして、例えばＢｒ系のガスを用いたＲＩＥによって前記ゲート電極膜３のエッチングを行い、ゲート電極３ａを形成する。
次に、図３Ｄに示す工程で、前記基板１の近傍にハロゲンガス、例えばＣｌを含むＣＣｌ４ガスを導入し、例えばランプ加熱により当該基板１を好ましくは４５０℃〜５００℃、例えば５００℃で３０分間加熱することで、前記基板１上に形成された金属酸化物が金属塩化物変化する反応、例えばＨｆＯ２がＨｆＣｌ４へと変化する反応が生じる。このように、ＨｆＯ２を、ＣＣｌ４雰囲気中で４５０℃〜５００℃に加熱すると、ＨｆＣｌ４が形成されることが知られている。（化合物の辞典、高木進著、参照）。
また、このような変化は、前記絶縁膜２が、前記ゲート電極３ａで覆われていない部分（裏面やベベルなどを含む）で、高誘電体膜、例えばＨｆＯ２がハロゲンガスに曝される部分で、略選択的に生じる。
この場合、前記ゲート電極３ａを保護するために、前記マスク膜４を通常の場合に比べて厚くする、または前記マスク膜４と前記ゲート電極３ａの間にシリコン窒化膜（ＳｉＮ膜）を形成すると、前記ゲート電極３ａがハロゲンガスによって変質することを防止することが可能となり、好適である。
次に、図３Ｅに示す工程において、前記基板１を、例えば減圧下で３２０℃に加熱処理することにより、図３Ｄに示す工程において形成された金属塩化物、例えばＨｆＣｌ４が昇華し、前記ゲート電極３ａで覆われていない前記絶縁膜２が、略選択的に除去され、ゲート絶縁膜２ａが形成される。また、ＨｆＣｌ４は、３１５℃以上で昇華することが知られているが、減圧下ではＨｆＣｌ４の昇華が開始される温度が低くなるため、ＨｆＣｌ４を昇華させる場合は、減圧下で行うと好適である。
また、ＨｆＣｌ４は、加水分解するため、前記基板１を水、もしくは水を含む溶液などで処理することで、ＨｆＣｌ４を除去して、ゲート絶縁膜２ａを形成することも可能である。
次に、このようにしてＨｆＣｌ４を除去した後、前記基板１上に残留する、残留物を、ｄＨＦ（希フッ酸）で処理することにより、除去して、ゲート電極の形成が完了する。前記基板１上には、例えば自然酸化膜が存在し、当該自然酸化膜中には、例えばＨｆとＳｉの反応層が存在する場合があるが、ｄＨＦにより、ＳｉＯ２換算で１０ｎｍ程度エッチングすることにより、Ｓｉ表面の残留物の濃度は１０−１０ａｔｏｍｓ／ｃｍ２以下にすることができた。
また、前記図３Ｄに示した、金属酸化物を金属ハロゲン化物に変化させる反応は、ハロゲンガスに換えてハロゲンのラジカルやイオン、例えばＣｌラジカルを基板近傍に供給して行うことも可能である。この場合、ラジカルを形成する方法として、例えばプラズマを用いる方法がある。例えば平行平板プラズマ、ＥＣＲプラズマ、またはＩＣＰなどを用いてハロゲンガスを解離し、例えばＣｌラジカルを形成する方法がある。また、ラジカルを形成する方法はプラズマに限定されるものではなく、例えば光励起、または触媒を用いるなどの方法によってラジカルを形成することも可能である。
このようにして形成した、ハロゲンのラジカルを用いた場合にも、ハロゲンガス中で加熱処理した前記図３Ｄに示した工程を行った場合と同様の効果を得ることが可能である。
また、本実施例によって前記ゲート絶縁膜２ａを形成する際は、前記ゲート電極３ａで覆われていない前記絶縁膜２部分が、略選択的に除去される。しかし、ハロゲンの拡散があるため、ゲート絶縁膜２ａの、前記ゲート電極３ａで覆われた部分のうち、当該ゲート電極３ａの端部付近が金属ハロゲン化物（例えばＨｆＣ４）になり、その結果図３Ｅに示すように、僅かにエッチングされる。
そのため、前記ゲート電極３ａのゲート長Ｌ１よりも、前記ゲート絶縁膜２ａの前記ゲート長Ｌ１に平行な長さＤ１が僅かに小さくなる、すなわちアンダーカットが存在することになる。
この場合、前記ゲート電極３ａの前記ゲート絶縁膜２ａに接する側の端部から、前記ゲート絶縁膜２ａの端部までの長さであるアンダーカットＵＣ１は、前記ゲート絶縁膜２ａの厚さＴＨ１と略同一に抑制される。
また、他の方法を用いて前記絶縁膜２をエッチングした場合には、このように前記絶縁膜２ａの形状が良好な形状とすることは困難である。
例えば、図３Ｄに示した工程において、イオン照射によって前記絶縁膜２を非晶質化して、当該前記絶縁膜２をエッチングする方法をとった場合、イオンが前記ゲート電極３ａの端部付近に十分に照射されず、非晶質化されない前記絶縁膜２が存在してしまうため、例えば、図４に示すように、前記ゲート電極３ａの端部にかけて前記ゲート絶縁膜２が残留してしまう問題が生じる場合がある。
また、塩素系のガスのプラズマを用いて、結晶化した前記絶縁膜２をＲＩＥによって除去しようとすると、金属酸化膜からなる前記絶縁膜２より、エッチング耐性の小さいＳｉ基板が大きくエッチングされてしまう問題が生じる。
本実施例ではこのような問題を解決し、前記アンダーカットＵＣを、前記ゲート絶縁膜２ａの厚さＴＨと略同一に制御して、良好な形状の高誘電体からなるゲート絶縁膜を形成し、当該ゲート絶縁膜を用いることで、微細化された、高速度で動作する半導体装置を形成することが可能となる。
また、本実施例を用いることで、前記基板１のベベル部（基板周縁の端部）や、前記基板１の、素子が形成される面と反対側の裏面に形成された、高誘電体膜、例えばＨｆＯ２を削除することが可能となる効果を奏する。
図５には、図３Ｅに示した工程における、前記基板１の全体を模式的に示した断面図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図５を参照するに、図３Ａ〜図３Ｄに示した工程によって、基板１上にはゲート絶縁膜２ａおよび当該ゲート絶縁膜２ａ上にゲート電極３ａが形成されている。また、実際は前記ゲート電極３ａおよびゲート絶縁膜２ａは微細にパターニングされているが、図中ではパターニングを省略して図示している。
前記基板１のベベル部１ａ（基板の周縁部の端部）や、前記基板１の裏面部１ｂには、図３Ａに示した工程において、前記絶縁膜２が付着する。しかし、本実施例においては、前記絶縁膜２を、図３Ｄ〜図３Ｅに示す工程によって、除去することが可能である。
但し、その場合は、図３Ｂに示した工程において、前記絶縁膜２を覆うように、前記基板１のベベル部１ａや、前記基板１の裏面部１ｂに付着した前記ゲート電極膜３、例えば多結晶Ｓｉを除去することが必要であり、その場合、例えば、前記基板をフッ硝酸（ＨＦ／ＨＮＯ３）によってウェット処理することで前記ゲート電極膜３を除去する方法が好適である。
また、他の方法で、例えば、図３Ｄに示した工程において、イオン照射によって前記絶縁膜２を非晶質化して、当該前記絶縁膜２をエッチングする方法をとった場合、イオンは直進性が強いために、前記べベル部１ａや、裏面１ｂにイオンを照射することは困難であり、前記ベベル部１ａや、裏面１ｂに付着した前記絶縁膜２を除去することは困難である。
このような前記ベベル部１ａや、裏面１ｂに付着した前記絶縁膜２は、半導体装置の製造工程において、不純物として問題となる場合があるため、除去することが必要である。
本実施例においては、ハロゲンガス、またはハロゲンガスを解離したラジカルを用いているため、前記ベベル部１ａや前記裏面１ｂに当該ハロゲンガスまたは当該ハロゲンのラジカルが到達し、金属酸化物を金属ハロゲン化物に変化させる反応を生じさせる効果を得ることができる。
そのため、除去することが困難であった基板のベベル部や裏面の、結晶化が進行した高誘電体膜を除去することが可能となった。そのため、高誘電体からなる膜をゲート絶縁膜に用いることが可能となり、微細化された、高速度で動作する半導体装置を製造することが可能となった。
また、本実施例中では、おもにゲート絶縁膜に用いる材料として、ＨｆＯ２を例にとって説明したが、他の金属酸化物、例えばＺｒＯ２を用いた場合にも、本実施例中に記載した場合と同様の効果を得ることが可能である。また、金属酸化膜、例えばＨｆＯ２やＺｒＯ２は、膜中に窒素を含んでいてもよく、この場合、本実施例を同様に適用することができると共に、ゲート絶縁膜のバリア性が向上し、不純物の突き抜けを防止することが可能となる効果がある。
また、金属酸化物をハロゲン化物に変化させるためのハロゲンとしては、塩素を含むガス、例えばＣＣｌ４を例にとって実施例を記載したが、これに限定されるものではなく、他の塩素を含むガス、または塩素、さらには他のハロゲンガスとして、例えばＦ，Ｂｒなどを用いることも可能であり、本実施例に記載した場合と同様の効果を奏する。
［第２実施例］
次に、第１実施例に記載した方法を用いた、ＣＭＯＳを含む半導体装置の製造方法を図６Ａ〜６Ｋを用いて手順を追って説明する。
まず、図６Ａに示す工程において、Ｓｉからなる基板１１上に、素子分離絶縁膜１２を、例えばＳＴＩ法、またはＬＯＣＯＳ法により複数形成して、Ｐ型不純物とＮ型不純物の注入をおこなって、例えば低濃度Ｐ型不純物拡散層からなる素子形成領域１１Ａと、低濃度Ｎ型不純物拡散層からなる素子形成領域１１Ｂを形成する。
次に、図６Ｂに示す工程において、前記素子形成領域１１Ａおよび１１Ｂ上に、前記ＡＬＤ法、または前記ＭＯＣＶＤ法により、高誘電体膜である金属酸化物膜、例えばＨｆＯ２からなる絶縁膜１３を３ｎｍ形成する。
次に、図６Ｃに示す工程において、前記絶縁膜１３上に、例えば多結晶Ｓｉからなるゲート電極膜１４を、例えばＬＰＣＶＤ法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ法、減圧化学気相堆積法）により、１１０ｎｍ形成する。
次に、図６Ｄに示す工程において、ＣＶＤ法によって前記ゲート電極１４上に、例えばシリコン酸化膜、またはシリコン窒化膜からなる、前記ゲート電極膜１４をエッチングする際のハードマスクとなるマスク膜１５を、例えば５０ｎｍ堆積する。
次に、図６Ｅに示す工程において、前記マスク膜１５上に、レジストを塗布し、フォトリソグラフィ法によってゲート電極形成のためのパターニングを施し、例えばＣＦ系のガスによって、前記マスク膜１５のパターニングを行い、さらに前記マスク膜１５をハートマスクとして、例えばＢｒ系のガスを用いたＲＩＥによって前記ゲート電極膜１４のパターニングを行って、ゲート電極１４ａを形成する。
また、ＲＩＥによるパターニング後には、薬液を用いたウェット処理を行った後にアッシングを行い、さらにアッシング後に、エッチング中の堆積物や残渣物などを除去するために、薬液を用いたウェット処理を行う。
次に、図６Ｆに示す工程において、まずマスク膜１５を除去した後、図６Ｃに示した工程において、基板のベベル部や裏面、または基板のエッジ部に堆積した、多結晶Ｓｉからなるゲート電極膜１４を、フッ硝酸（ＨＦ／ＨＮＯ３）によって選択的に除去する。
次に前記基板１１を、真空排気が可能な処理容器に搬送する。そこで、減圧状態のＣＣｌ４雰囲気とした当該処理容器内で、５００℃にて３０分加熱処理され、前記絶縁膜１３が露出している部分、すなわち前記絶縁膜１３が前記ゲート電極１４ａで覆われていない部分は略選択的に金属酸化物から金属ハロゲン化物、例えばＨｆＯ２からＨｆＣｌ４が形成される反応が生じる。また、ＨｆＯ２からＨｆＣｌ４が形成される反応を生じさせるために、図３Ｄの説明で前記したように、ハロゲンのラジカルを用いても同様の効果を得ることができる。
次に、前記基板１を減圧下で、例えば３２０℃に加熱することにより、形成されたＨｆＣｌ４を昇華させて除去し、ゲート絶縁膜１３ａを形成する。
また、ＨｆＣｌ４は、加水分解するため、前記基板１１を水、もしくは水を含む溶液などで処理することで、ＨｆＣｌ４を除去して、ゲート絶縁膜１３ａを形成することも可能である。
また、図３Ｅに示したように、本実施例によって前記ゲート絶縁膜１３ａを形成する際は、前記ゲート電極１４ａで覆われていない前記絶縁膜１３部分が、略選択的に除去されるが、ハロゲン化物の拡散によって、ゲート端部１３の端部付近のＨｆＯ２がＨｆＣｌ４に変化するために、前記ゲート電極１４ａのゲート長Ｌ２よりも、前記ゲート絶縁膜１３ａの前記ゲート長Ｌ２に平行な長さＤ２が僅かに小さくなる。
また、本工程においては、図５に示したように、基板１１のベベル部や裏面、さらにはエッジ部などに堆積した絶縁膜１３を除去することが可能となり、本工程の後工程に対して、汚染物となることを防止して、半導体回路の汚染を防止した、信頼性の高い半導体装置を製造することを可能としている。
また、このようにして前記素子形成領域１１Ａと、素子形成領域１１Ｂ上のＨｆＯ２を除去する前に、例えば図６Ｂの工程の後の工程のいずれかにおいて、図６Ｆに示す工程と同様の処理を行って、基板１１の裏面やベベル部、またはエッジのＨｆＯ２の除去を行う工程を別に設けることも可能であり、その場合、基板１１のベベル部や裏面、またはエッジ部などに堆積した絶縁膜１３を除去して、半導体回路の汚染を防止した、信頼性の高い半導体装置を製造することを可能とする。
次に、図６Ｇに示す工程において、前記素子形成領域１１ＢをレジストＲｂでマスクし、前記素子形成領域１１Ａに、Ｎ型不純物を注入して低濃度不純物拡散領域１１ａを形成する。
次に、同様にして図６Ｈに示す工程において、前記素子形成領域１１ＡをレジストＲａでマスクし、前記素子形成領域１１Ｂに、Ｎ型不純物を注入して低濃度不純物拡散領域１１ｂを形成する。
次に、図６Ｉに示す工程において、前記素子形成領域１１Ａ，１１Ｂおよび前記ゲート電極１４ａを覆うように、ＣＶＤ法によりシリコン酸化膜からなる絶縁膜を形成し、当該絶縁膜をエッチングして、側壁絶縁膜１６を形成する。
次に、図６Ｊに示す工程において、図６Ｇ〜図６Ｈに示した工程と同様にして、前記素子形成領域１１Ａおよび１１Ｂに、それぞれＮ型不純物およびＰ型不純物を注入する。その結果、前記素子形成領域１１Ａには、前記隔壁絶縁１６の端部から前記素子分離絶縁膜１２にかけて高濃度不純物拡散領域１１ｄが、また、前記素子形成領域１１Ｂには、前記隔壁絶縁１６の端部から前記素子分離絶縁膜１２にかけて高濃度不純物拡散領域１１ｃが形成される。
次に、図６Ｋに示す工程において、前記素子形成領域１１Ａ，１１Ｂおよび前記ゲート電極１４ａなどを覆うように、ＣＶＤ法によって、例えばＰＳＧ（リンガラス）からなる絶縁膜１７を堆積し、当該絶縁膜１７中に、前記高濃度不純物拡散層１１ｃおよび１１ｄに電気的に接続する、バリア膜２０に覆われた、例えばＷからなるコンタクトプラグ１９を形成する。
次に、前記コンタクトプラグ１９に電気的に接続される配線層を形成する。前記絶縁膜１７を覆うように、例えば、シリコン酸化膜、フッ素添加シリコン酸化膜、有機絶縁膜、多孔質絶縁膜などからなる層間絶縁膜層１８を形成し、当該層間絶縁膜層１８内に、前記コンタクトプラグ１９に電気的に接続される、例えばＣｕまたはＡｌなどからなる、バリア膜２２に覆われた配線層２１を形成する。
さらに、このような層間絶縁膜や配線層を多層に形成して、半導体装置１０を形成する。
また、ゲート絶縁膜１３ａの形状について、図６Ｋ中のＸ部の拡大図を、図７に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図７を参照するに、前記ゲート電極１４ａの、前記ゲート絶縁膜１３ａに接する側の端部Ｅｄ１から、前記ゲート絶縁膜１３ａの、前記ゲート電極１４ａに接する側の端部Ｅｄ２までの距離である、アンダーカットＵＣ２は、前記ゲート絶縁膜１３ａの厚さＴＨ２と略同一となる。
また、本実施例以外の方法を用いて前記絶縁膜２をエッチングした場合には、このように前記絶縁膜１３ａの形状を良好とするのは困難である。例えばイオン照射によって前記絶縁膜１３を非晶質化して、当該前記絶縁膜１３をエッチングする方法をとった場合、イオンが前記ゲート電極１４ａの端部付近に十分に照射されず、非晶質化されない前記絶縁膜１３が存在してしまうため、前記ゲート電極１４ａの端部にかけて前記ゲート絶縁膜１３が残留してしまう問題が生じる。
また、塩素系のガスやＢｒ系のガスを用いて、結晶化した前記絶縁膜１３をＲＩＥによって除去しようとすると、金属酸化膜からなる前記絶縁膜１３より、エッチング耐性の小さいＳｉ基板が大きくエッチングされてしまう問題が生じる。
本実施例ではこのような問題を解決し、前記アンダーカットＵＣ２は、前記ゲート絶縁膜１３ａの厚さＴＨ２と同じ程度になり、良好な形状の高誘電体からなるゲート絶縁膜を形成し、微細化された、高速度で動作する半導体装置を形成することを可能としている。
［第３実施例］
また、図８Ａ〜図８Ｃは、別の高誘電体材料をゲート絶縁膜に用いた、本発明の別の関連技術による半導体装置の製造方法を示す図である。
まず、図８Ａに示す工程で、例えばＳｉからなる基板３１の表面を前処理により、処理したあと、図示しない素子分離絶縁膜により分離された素子形成領域に、高誘電体材料、例えばＡｌを含むＨｆの酸化物（ＨｆとＡｌとＯを含む化合物）であるハフニウムアルミネートからなる絶縁膜３２を形成する。
次に、図８Ｂに示す工程において、前記絶縁膜３２上に、例えば多結晶Ｓｉからなるゲート電極膜３３を形成する。この場合、多結晶Ｓｉを形成する温度は、６００℃程度となる。さらに、多結晶Ｓｉをエッチングする際のハードマスクとなるシリコン酸化膜（ＳｉＯ２膜）からなるマスク膜３４を成膜する。
次に、図８Ｃに示す工程において、前記ゲート電極膜３３のエッチングを行う。エッチングは、まず、前記マスク膜３４上に形成された、パターニングされたレジストをマスクに、当該マスク膜３４のエッチングを行い、さらにエッチングされた当該マスク膜３４をマスクにして、例えばＢｒ系のガスを用いたＲＩＥ（反応性イオンエッチング）によって前記ゲート電極膜３３のエッチングを行い、ゲート電極３３ａを形成する。
次に、図８Ｄに示す工程で、アッシングの後、例えばｄＨＦ（希フッ酸）とＨ２ＳＯ４（硫酸）およびＨ２Ｏ２（過酸化水素水）の混合溶液からなる無機酸の薬液を用いたウェット処理を行い、ＲＩＥによるパターニングの際に、エッチング物が再付着して堆積した堆積物や、エッチング残渣物などを除去する。
しかし、ハフニウムアルミネートはこのような無機酸に対する耐性が弱いため、薬液処理によりエッチングされて、図８Ｄに示すように、前記ゲート電極３３ａのゲート長に対して、ゲート絶縁膜３２ａが大きくエッチングされる、いわゆるアンダーカットが大きくなってしまう問題が生じていた。
このような問題を解決するため、例えば前記絶縁膜３２を熱処理して、薬液耐性を向上させる、すなわち薬液に対するエッチング速度を小さくする方法がある。
本発明の発明者は、高誘電体からなる絶縁膜、例えばハフニウムアルミネートからなる絶縁膜は、熱処理すると、当該絶縁膜の薬液耐性が向上する、すなわち薬液に対するエッチング速度が小さくなる傾向があることを見出した。これは、熱処理することによって、前記絶縁膜中の不純物が減少すると共に膜が緻密となって、薬液耐性が向上していることがその原因であると推察される。
図９Ａ〜図９Ｄは、ＡＬＤ法によって形成されたハフニウムアルミネート（Ｈｆ：Ａｌが８０：２０の比）を、薬液でエッチングした場合の膜厚の変化を示したものである。図中、横軸にエッチング時間、縦軸にハフニウムアルミネートの膜厚を示してある。
また、図９Ａ〜図９Ｄは、それぞれ、ｄＨＦ、Ｈ２ＳＯ４（液温度１１０℃）、Ｈ２ＳＯ４（液温度１３０℃）、ＳＰＭ（ｄＨＦ、Ｈ２ＳＯ４、Ｈ２Ｏ２の混合液）によって、Ｓｉ基板上に形成された、ハフニウムアルミネートがエッチングされる量を、膜厚で示したものである。
また、図９Ａでは、ハフニウムアルミネートの熱処理無しでのエッチング量の測定結果を実験ａ１で、同様にハフニウムアルミネートの熱処理温度を７００℃とした場合の結果を実験ａ２で、また同様にハフニウムアルミネートの熱処理温度を８００℃とした場合の結果を実験ａ３でそれぞれ示している。
以下同様に、図９Ｂ〜図９Ｄにおいて、熱処理無しの結果をそれぞれ実験ｂ１、ｃ１およびｄ１で、熱処理温度７００℃の結果をそれぞれ実験ｂ２、ｃ２およびｄ２で、さらに熱処理温度８００℃の結果をそれぞれ実験ｂ３、ｃ３およびｃ４でそれぞれ示す。
図９Ａ〜図９Ｄを参照するに、いずれの薬液を用いた場合も、ハフニウムアルミネートを熱処理することで、薬液によるエッチング量が小さくなって、ハフニウムアルミネートの薬液耐性が向上していることがわかる。特に、熱処理無しの条件から、熱処理温度７００℃、さらに熱処理温度８００℃と処理温度を上げるに従い、エッチング耐性が大きくなっていることがわかる。
このような性質を有する高誘電体膜からなる絶縁膜、例えばハフニウムアルミネートをゲート絶縁膜として用いる半導体装置を製造する場合には、当該絶縁膜を熱処理して用いると、薬液耐性が向上して好適である。
例えば、前記図８Ａ〜８Ｄに示した半導体装置の製造方法において、図８Ｄに示した薬液処理の前に、前記絶縁膜３２を、前記ゲート電極膜３３が形成される場合の温度以上の温度で熱処理することにより、薬液耐性を向上させることが可能となる。この場合の熱処理温度は、例えば図８Ｂの工程において、多結晶Ｓｉを形成する場合の温度以上が好適であり、好ましくは７００℃以上、より好ましくは８００℃以上とするのがよい。
次に、例えば、このような熱処理を含む、本発明の第３実施例による半導体装置の製造方法を図１０Ａ〜図１０Ｄに示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図１０Ａに示す工程で、例えばＳｉからなる基板３１の表面を前処理により、処理した後、図示しない素子分離絶縁膜により分離された素子形成領域に、例えばＡＬＤ法、もしくはＭＯＣＶＤ法によって高誘電体膜、例えばハフニウムアルミネート（Ｈｆ：Ａｌが８０：２０の比）からなる絶縁膜３２を３ｎｍ形成する。
次に、図１０Ｂに示す工程において、例えばランプ加熱により、前記絶縁膜３２が形成された前記基板３１を、窒素雰囲気中で、８００℃で１０分間保持し、前記絶縁膜３２の熱処理を行い、当該絶縁膜３２の薬液耐性を向上させる。また、この場合、熱処理の前に前記絶縁膜３２の表面を窒化してもよい。
次に、図１０Ｃに示す工程において、前記絶縁膜３２上に、例えば多結晶Ｓｉからなるゲート電極膜３３を１００ｎｍ形成する。この場合、多結晶Ｓｉを形成する温度は、６００℃程度となる。さらに、多結晶Ｓｉをエッチングする際のハードマスクとなるシリコン酸化膜（ＳｉＯ２膜）からなるマスク膜３４を３０ｎｍ成膜する。この場合、前記ゲート電極膜３３を形成する前に、窒化シリコン膜からなる層を形成してもよい。
次に、図１０Ｄに示す工程で、前記ゲート電極膜３３のエッチングを行う。エッチングは、まず、前記マスク膜３４上に形成された、パターニングされたレジストをマスクに、当該マスク膜３４のエッチングを行い、さらにエッチングされた当該マスク膜３４をマスクにして、例えばＨＢｒ系のガスを用いたＲＩＥによって前記ゲート電極膜３３のエッチングを行い、ゲート電極３３ａを形成する。
次に、アッシングを行い、さらにｄＨＦとＨ２ＳＯ４とＨ２Ｏ２の混合溶液によるウェット処理によって、ＲＩＥによるパターニングの際に、エッチング物が再付着して堆積した堆積物や、エッチング残渣物などを除去する。
この場合、熱処理によってハフニウムアルミネートの薬液耐性が向上しているため、当該ウェット処理で、図８Ｄに示した工程でみられたような大きなアンダーカットが形成されることがなく、当該ウェット処理で前記絶縁膜３２がエッチングされる量はごく僅かとなる。
次に、図１０Ｅに示す工程において、１３５℃の濃硫酸処理を３０分行い、さらに濃度２％の気フッ化水素水に１５秒間浸漬することにより、前記ゲート電極３３で覆われていない部分のハフニウムアルミネートからなる前記絶縁膜３２を略選択的にエッチングすることができる。当該ハフニウムアルミネートは、熱処理により薬液耐性が向上しているが、前記１０Ｄに示す工程に比べて薬液温度を上げること、また長時間浸漬することにより、ハフニウムアルミネートを完全に除去することができる。
また、この場合ハフニウムアルミネートのエッチングレートが小さくなっているため、エッチングの制御性が良好となる効果がある。例えば、薬液耐性が弱く、エッチングレートが大きい場合は適正なエッチング量でエッチングを停止することが困難であり、前記したようなアンダーカット量が大きくなったり、また逆にエッチング残渣が大きくなってしまう場合がある。また、基板の面内で、例えば前記絶縁膜３２の膜質や膜厚が異なった場合、エッチングレートが大きいと、基板面内でのエッチング量の差が大きくなってしまう。
本実施例ではこのような問題を解決し、適切なエッチング量に制御することを容易とし、また基板面内でのゲート絶縁膜のエッチング量の差を小さくすることが可能となる。
また、本実施例によれば、前記ゲート電極３３ａのゲート長Ｌ３よりも、前記ゲート絶縁膜３２ａの、前記ゲート長Ｌ３に平行な長さＤ３が僅かに小さくなるが、この形状については図１４で後述する。
［第４実施例］
また、図１０Ａ〜図１０Ｅに示した第３実施例は、図１１Ａ〜図１１Ｅに示す第４実施例のように変形することも可能であり、第３実施例の場合と同様の効果を奏する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図１１Ａに示す工程において、例えばＳｉからなる基板３１の表面を前処理により、処理した後、図示しない素子分離絶縁膜により分離された素子形成領域に、例えばＡＬＤ法、もしくはＭＯＣＶＤ法によって高誘電体膜、例えばハフニウムアルミネート（Ｈｆ：Ａｌが８０：２０の比）からなる絶縁膜３２を３ｎｍ形成する。
次に、前記絶縁膜３２上に、例えば多結晶Ｓｉからなるゲート電極膜３３を１００ｎｍ形成する。この場合、多結晶Ｓｉを形成する温度は、６００℃程度となる。また、この場合、前記ゲート電極膜３３を形成する前に前記絶縁膜３２の表面を窒化してもよい。
次に、図１１Ｂに示す工程において、例えばランプ加熱により、前記絶縁膜３２が形成された前記基板３１を、窒素雰囲気中で、８００℃で１０分間保持し、前記絶縁膜３２の熱処理を行い、当該絶縁膜３２の薬液耐性を向上させる。
次に図１１Ｃの工程において、前記ゲート電極膜３３上に、多結晶Ｓｉをエッチングする際のハードマスクとなるシリコン酸化膜（ＳｉＯ２膜）からなるマスク膜３４を３０ｎｍ成膜する。この場合、必要に応じて当該マスク膜３４上に反射防止膜を形成してもよい。
図１１Ｄおよび図１１Ｅに示す工程は、図１０Ｄおよび図１０Ｅに示した工程と同一である。
本実施例の場合、例えば前記絶縁膜３２の形成から前記ゲート電極膜３３まで連続的に行われるため、第５実施例の場合に比べて前記ゲート電極膜３３の表面が清浄に保持されるという効果を奏する。
通常、前記絶縁膜３２の形成を行う処理装置と、熱処理を行う処理装置は異なるため、例えば前記絶縁膜３２が露出した状態で基板を処理装置間で搬送すると、当該絶縁膜３２の表面が汚染される恐れがある。また、熱処理の際も前記絶縁膜３２の表面の汚染が危惧される。
本実施例では、前記絶縁膜３２を形成した後、連続的に前記ゲート電極膜３３を形成するため、前記絶縁膜３２の表面が保護されるため、このような、前記絶縁膜３２の表面の汚染を防止することが可能となっている。
［第５実施例］
また、図１０Ａ〜図１０Ｅに示した第３実施例は、図１２Ａ〜図１２Ｅに示す第５実施例のように変形することも可能であり、第３実施例の場合と同様の効果を奏する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１２Ａ〜図１２Ｃに示した工程は図１１Ａ〜図１１Ｃに示した工程と同一である。本実施例の場合、図１２Ｄに示した工程において、まず図１０Ｄに示した工程と同様の工程で処理した後、さらに、例えばＮ２プラズマなど、プラズマ励起を行うことで生成されるイオンにより、前記絶縁膜３２にイオン衝撃を与える処理を追加している。イオン衝撃を与えられた前記絶縁膜３２は、よりエッチングされやすくなり、次の図１２Ｅに示す前記絶縁膜３２のエッチング工程がより容易になる。
次に、図１２Ｅに示す工程において、１３５℃の濃硫酸処理を３分行い、さらに濃度２％の気フッ化水素水に１５秒間浸漬することにより、前記ゲート電極３３で覆われていない部分のハフニウムアルミネートからなる前記絶縁膜３２を、略選択的にエッチングすることができる。
前記絶縁膜３２は、熱処理により一旦薬液耐性が向上するが、図１２Ｄに示した工程でプラズマ照射をすることで薬液によるエッチングが容易となり、処理効率が向上する効果を奏する。
本工程では図１０Ｅまたは図１１Ｅに示した工程と比べた場合、濃硫酸処理に必要な時間が１／１０に短縮されている。
また、第３実施例〜第５実施例については、前記ゲート絶縁膜３２として、おもにハフニウムアルミネート（ＨｆとＡｌとＯの化合物）を用いた場合について示したが、本発明によるゲート絶縁膜の材料は、これに限定されるものではない。例えば、実施例中でゲート絶縁膜３２としてハフニウムシリケート（Ｓｉを含むＨｆの酸化物、またはＨｆとＳｉとＯの化合物）を用いた場合にも、第３〜第５実施例に記載した場合と同様の効果を奏する。
また、ハフニウムアルミネート、ハフニウムシリケートはそれぞれ窒素を含んでいても良く、また、ハフニウムアルミネートとハフニウムシリケートを積層した構造をゲート絶縁膜として用いてもよい。
またハフニウムアルミネートとハフニウムシリケートのいずれか、または双方が窒素を含み、それらを積層した構造をゲート絶縁膜に用いた場合にも、第３実施例〜第５実施例に記載した場合と、同様の効果を得ることが可能である。
［第６実施例］
次に、例えば、第４実施例に記載した方法を用いた、ＣＭＯＳを含む半導体装置の製造方法を、図１３Ａ〜１３Ｋを用いて手順を追って説明する。
まず、図１３Ａに示す工程において、Ｓｉからなる基板５１上に、素子分離絶縁膜５２を、例えばＳＴＩ法、またはＬＯＣＯＳ法により複数形成して、Ｐ型不純物とＮ型不純物の注入をおこなって、例えば低濃度Ｐ型不純物拡散層からなる素子形成領域５１Ａと、低濃度Ｎ型不純物拡散層からなる素子形成領域５１Ｂを形成する。
次に、図１３Ｂに示す工程において、前記素子形成領域５１Ａおよび５１Ｂ上に、前記ＡＬＤ法、または前記ＭＯＣＶＤ法により、高誘電体膜である、例えばハフニウムアルミネートからなる絶縁膜５３を３ｎｍ形成する。
次に、図１３Ｃに示す工程において、前記絶縁膜５３上に、例えば多結晶Ｓｉからなるゲート電極膜５４を、例えばＬＰＣＶＤ法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ法、減圧化学気相堆積法）により、１００ｎｍ形成する。
次に、例えばランプ加熱により前記基板１１を、窒素雰囲気中で、８００℃で１０分間保持し、前記絶縁膜５３の熱処理を行い、当該絶縁膜５３を、薬液耐性を向上させた絶縁膜とする。また、この熱処理工程は、第５実施例に記載したように、図１３Ｂに示す工程の直後に行うことも可能である。
次に、図１３Ｄに示す工程において、ＣＶＤ法によって前記ゲート電極膜５４上に、例えばシリコン酸化膜、またはシリコン窒化膜からなる、前記ゲート電極膜５４をエッチングする際のハードマスクとなるマスク膜５５を、例えば３０ｎｍ堆積する。
次に、図１３Ｅに示す工程において、前記マスク膜５５上に、レジストを塗布し、フォトリソグラフィ法によってゲート電極形成のためのパターニングを施し、例えばＣＦ系のガスによって、前記マスク膜５５のパターニングを行い、さらに前記マスク膜５５をハートマスクとして、例えばＨＢｒ系のガスを用いたＲＩＥによって前記ゲート電極膜５４のパターニングを行って、ゲート電極５４ａを形成する。
次に、アッシングを行い、さらにｄＨＦおよびＨ２ＳＯ４とＨ２Ｏ２の混合溶液によるウェット処理によって、ＲＩＥによるパターニングの際に、エッチング物が再付着して堆積した堆積物や、エッチング残渣物などを除去する。
この場合、熱処理によってハフニウムアルミネートの薬液耐性が向上しているため、当該ウェット処理で、大きなアンダーカットが形成されることがなく、当該ウェット処理で前記絶縁膜５３がエッチングされる量はごく僅かとなる。
次に、図１３Ｆに示す工程において、１３５℃の濃硫酸処理を３０分行い、さらに濃度２％の気フッ化水素水に１５秒間浸漬することにより、前記ゲート電極１４ａで覆われていない部分のハフニウムアルミネートからなる前記絶縁膜５３を略選択的にエッチングすることができる。当該ハフニウムアルミネートは、熱処理により薬液耐性が向上しているが、前記１３Ｅに示す工程に比べて薬液温度を上げること、また長時間浸漬することにより、ハフニウムアルミネートを完全に除去することができる。
また、本工程の前に、図１２Ｄに示したように、プラズマ照射によって、前記絶縁膜５３にイオン衝撃を与えることで、本工程でのウエットエッチング時間を短縮することも可能である。
また、本実施例の場合、前記ゲート電極１４ａのゲート長Ｌ２より、前記ゲート絶縁膜１３ａの前記ゲート長Ｌ２に平行な長さＤ２が僅かに小さくなる。
次に、図１３Ｇに示す工程において、前記素子形成領域５１ＢをレジストＲＢでマスクし、前記素子形成領域５１Ａに、Ｎ型不純物を注入して低濃度不純物拡散領域５１ａを形成する。
次に、同様にして図１３Ｈに示す工程において、前記素子形成領域５１ＡをレジストＲＡでマスクし、前記素子形成領域５１Ｂに、Ｎ型不純物を注入して低濃度不純物拡散領域５１ｂを形成する。
このように、図１３Ｇ〜１３Ｈの工程においては、レジストを用い、またレジストを剥離する場合には、薬液が用いられるが、本実施例の場合には絶縁膜５３を熱処理することで薬液耐性が向上しているため、薬液によってゲート絶縁膜５３ａがエッチングされる量はごく僅かとなる。
例えば、本実施例に示すようにＣＭＯＳを形成する場合には、Ｐ型不純物の注入およびＮ型不純物の注入をそれぞれ行う必要があり、レジストを剥離する回数が２倍になるため、薬液耐性に優れたゲート絶縁膜を用いた本実施例は、ゲート絶縁膜の形状を保持するのに特に有効な方法である。
次に、図１３Ｉに示す工程において、前記素子形成領域５１Ａ，５１Ｂおよび前記ゲート電極５４ａを覆うように、ＣＶＤ法によりシリコン酸化膜からなる絶縁膜を形成し、当該絶縁膜をエッチングして、側壁絶縁膜５６を形成する。
次に、図１３Ｊに示す工程において、図１３Ｇ〜図１３Ｈに示した工程と同様にして、前記素子形成領域５１Ａおよび５１Ｂに、それぞれＮ型不純物およびＰ型不純物を注入する。その結果、前記素子形成領域５１Ａには、前記隔壁絶縁５６の端部から前記素子分離絶縁膜５２にかけて高濃度不純物拡散領域５１ｄが、また、前記素子形成領域５１Ｂには、前記隔壁絶縁５６の端部から前記素子分離絶縁膜５２にかけて高濃度不純物拡散領域５１ｃが形成される。
また、本工程においてもレジストを薬液によって剥離する工程があり、ＣＭＯＳの場合は、型不純物の注入およびＮ型不純物の注入をそれぞれ行う必要があり、レジストを剥離する回数が２倍になるため、薬液耐性に優れたゲート絶縁膜を用いた本実施例は特に有効な方法である。
次に、図６Ｋに示す工程において、前記素子形成領域５１Ａ，５１Ｂおよび前記ゲート電極５４ａなどを覆うように、ＣＶＤ法によって、例えばＰＳＧ（リンガラス）からなる絶縁膜５７を堆積し、当該絶縁膜５７中に、前記高濃度不純物拡散層５１ｃおよび５１ｄに電気的に接続する、バリア膜６０に覆われた、例えばＷからなるコンタクトプラグ５９を形成する。
次に、前記コンタクトプラグ５９に電気的に接続される配線層を形成する。前記絶縁膜５７を覆うように、例えば、シリコン酸化膜、フッ素添加シリコン酸化膜、有機絶縁膜、多孔質絶縁膜などからなる層間絶縁膜層５８を形成し、当該層間絶縁膜層５８内に、前記コンタクトプラグ５９に電気的に接続される、例えばＣｕまたはＡｌなどからなる、バリア膜６２に覆われた配線層６１を形成する。
さらに、このような層間絶縁膜や配線層を多層に形成して、半導体装置５０を形成する。
また、ゲート絶縁膜５３ａの形状について、図１３Ｋ中のＹ部の拡大図を、図１４に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１４を参照するに、前記ゲート電極５４ａの、前記ゲート絶縁膜５３ａに接する側の端部Ｅｄ３から、前記ゲート絶縁膜の、前記ゲート電極５４ａに接する側の端部Ｅｄ４までの距離である、アンダーカットＵＣ４は、前記ゲート絶縁膜１３ａの厚さＴＨ４と略同一程度に抑制されている。
本実施例では、前記ゲート絶縁膜５３ａを熱処理することで、例えばエッチングの後処理や、レジスト剥離に用いる薬液の耐性を向上させて、前記ゲート絶縁膜１３ａが過剰にエッチングされ、過大なアンダーカットが形成されることを防止している。
そのため、前記半導体装置５０の、前記ゲート絶縁膜５３ａの形状不良に起因する動作の不具合を防止し、高誘電体膜をゲート絶縁膜に用いることを可能としたため、微細化され、高速度で動作する、高性能の半導体装置を提供することが可能となった。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、高誘電体材料からなるゲート絶縁膜を有する半導体装置の製造において、前記ゲート絶縁膜のエッチングの制御性を良好とすることが可能となった。
また、良好な形状の高誘電体のゲート絶縁膜を有する半導体装置を提供することが可能となった。

Claims (20)

  1. Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、
    前記Ｓｉ基板上にＺｒまたはＨｆの酸化物を含む絶縁膜を形成する第１の工程と、
    前記絶縁膜上にゲート電極膜を形成する第２の工程と、
    前記ゲート電極膜をエッチングする第３の工程とを有し、
    前記第３の工程の後にハロゲンを含む処理ガス雰囲気中で前記絶縁膜を加熱処理する第４の工程と、前記加熱処理された前記絶縁膜を除去する第５の工程を有することを特徴とする半導体装置の製造方法。
  2. 前記第４の工程では、ＺｒまたはＨｆのハロゲン化物が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第５の工程では、加熱により前記ハロゲン化物を除去することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第５の工程では、加水分解により前記ハロゲン化物を除去することを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記ゲート電極膜は多結晶Ｓｉからなることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記ハロゲンはＣｌであることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第４の工程の前記加熱処理の処理温度は４００℃〜５５０℃であることを特徴とする請求項１記載の半導体装置の製造方法。
  8. Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、
    前記Ｓｉ基板上にＺｒまたはＨｆの酸化物を含む絶縁膜を形成する第１の工程と、
    前記絶縁膜上にゲート電極膜を形成する第２の工程と、
    前記ゲート電極膜をエッチングする第３の工程とを有し、
    前記第３の工程の後にハロゲンを含む処理ガスのラジカルで前記絶縁膜を処理する第４の工程と、当該第４の工程で処理された前記絶縁膜を除去する第５の工程を有することを特徴とする半導体装置の製造方法。
  9. 前記第４の工程では、ＺｒまたはＨｆのハロゲン化物が形成されることを特徴とする請求項８記載の半導体装置の製造方法。
  10. Ｓｉ基板と、
    前記Ｓｉ基板上の素子領域と、
    前記素子領域上に形成されたＺｒの酸化物、またはＨｆの酸化物を含むゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを有する電界効果型トランジスタを含む半導体装置であって、
    前記素子領域の第１の側から第２の側に向かう方向で、前記ゲート絶縁膜の長さが、前記ゲート電極のゲート長より小さく、前記ゲート絶縁膜の第１の側の端部から、前記ゲート電極の前記第１の側の端部までの距離が、前記ゲート絶縁膜の膜厚と略同一であることを特徴とする半導体装置。
  11. Ｓｉ基板上に素子が形成されてなる半導体装置の製造方法であって、
    前記Ｓｉ基板上に、ＡｌまたはＳｉを含むＨｆ酸化物を含む絶縁膜を形成する第１の工程と、
    前記絶縁膜上にゲート電極膜を形成する第２の工程と、
    前記ゲート電極膜をエッチングする第３の工程と、
    前記第３の工程の後に、前記Ｓｉ基板を処理液で処理する第４の工程とを含み、
    前記第４の工程の前に、前記絶縁膜を前記第２の工程のゲート電極膜の形成温度以上の温度で加熱処理する熱処理工程を設けたことを特徴とする半導体装置の製造方法。
  12. 前記温度は８００℃以上であることを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記処理液は、ＨＦ、Ｈ２Ｏ２、Ｈ２ＳＯ４のいずれかを含むことを特徴とする請求項１１記載の半導体装置の製造方法。
  14. 前記第４の工程の後に、前記絶縁膜をエッチングする工程を有することを特徴とする請求項１１記載の半導体装置の製造方法。
  15. 前記エッチングは、ウェットエッチング処理によって行われることを特徴とする請求項１４記載の半導体装置の製造方法。
  16. 前記エッチングは、プラズマを用いたドライエッチング処理によって行われることを特徴とする請求項１４記載の半導体装置の製造方法。
  17. 前記ゲート電極膜は、多結晶Ｓｉからなることを特徴とする請求項１１記載の半導体装置の製造方法。
  18. 前記熱処理工程は、前記第１の工程と前記第２の工程の間に行われることを特徴とする請求項１１記載の半導体装置の製造方法。
  19. 前記熱処理工程は、前記第２の工程の後に行われることを特徴とする請求項１１記載の半導体装置の製造方法。
  20. Ｓｉ基板と、
    前記Ｓｉ基板上の素子領域と、
    前記素子領域上に形成された、ＡｌまたはＳｉを含むＨｆの酸化物を含むゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを有する電界効果型トランジスタを含む半導体装置であって、
    前記素子領域の第１の側から第２の側に向かう方向で、前記ゲート絶縁膜の長さが、前記ゲート電極のゲート長より小さく、前記ゲート絶縁膜の第１の側の端部から、前記ゲート電極の前記第１の側の端部までの距離が、前記ゲート絶縁膜の膜厚と略同一であることを特徴とする半導体装置。
JP2005507407A 2003-08-05 2003-08-05 半導体装置および半導体装置の製造方法 Pending JPWO2005013374A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/009927 WO2005013374A1 (ja) 2003-08-05 2003-08-05 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2005013374A1 true JPWO2005013374A1 (ja) 2006-09-28

Family

ID=34113495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005507407A Pending JPWO2005013374A1 (ja) 2003-08-05 2003-08-05 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7732347B2 (ja)
JP (1) JPWO2005013374A1 (ja)
WO (1) WO2005013374A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063277A1 (en) * 2005-09-22 2007-03-22 International Business Machines Corporation Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
KR100693789B1 (ko) * 2005-10-18 2007-03-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2008078580A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置の製造方法
JP4902888B2 (ja) * 2009-07-17 2012-03-21 パナソニック株式会社 半導体装置およびその製造方法
JP2011100822A (ja) * 2009-11-05 2011-05-19 Hitachi High-Technologies Corp 半導体素子加工方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931716A (ja) * 1972-07-24 1974-03-22
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
JPH07302798A (ja) * 1992-09-08 1995-11-14 Intel Corp 金属膜をエッチングする方法
JP2002075972A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP2003023155A (ja) * 2001-05-04 2003-01-24 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔおよびその製造方法
US20030022432A1 (en) * 2001-07-26 2003-01-30 Hobbs Christopher C. Selective metal oxide removal
JP2003174009A (ja) * 2001-12-04 2003-06-20 Dainippon Screen Mfg Co Ltd エッチング方法およびエッチング装置
JP2003188374A (ja) * 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003204058A (ja) * 2002-01-10 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2008139509A1 (ja) * 2007-05-14 2008-11-20 Fujitsu Microelectronics Limited 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489231B1 (en) * 2001-07-17 2002-12-03 Lsi Logic Corporation Method for forming barrier and seed layer
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6573197B2 (en) * 2001-04-12 2003-06-03 International Business Machines Corporation Thermally stable poly-Si/high dielectric constant material interfaces
US6797599B2 (en) * 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6514808B1 (en) * 2001-11-30 2003-02-04 Motorola, Inc. Transistor having a high K dielectric and short gate length and method therefor
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6941956B2 (en) * 2002-03-18 2005-09-13 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and apparatus
US6764898B1 (en) * 2002-05-16 2004-07-20 Advanced Micro Devices, Inc. Implantation into high-K dielectric material after gate etch to facilitate removal
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6818516B1 (en) * 2003-07-29 2004-11-16 Lsi Logic Corporation Selective high k dielectrics removal
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931716A (ja) * 1972-07-24 1974-03-22
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
JPH07302798A (ja) * 1992-09-08 1995-11-14 Intel Corp 金属膜をエッチングする方法
JP2002075972A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP2003023155A (ja) * 2001-05-04 2003-01-24 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔおよびその製造方法
US20030022432A1 (en) * 2001-07-26 2003-01-30 Hobbs Christopher C. Selective metal oxide removal
JP2003174009A (ja) * 2001-12-04 2003-06-20 Dainippon Screen Mfg Co Ltd エッチング方法およびエッチング装置
JP2003188374A (ja) * 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003204058A (ja) * 2002-01-10 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2008139509A1 (ja) * 2007-05-14 2008-11-20 Fujitsu Microelectronics Limited 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6010001303, "Ｍｅｔｈｏｄ ｆｏｒ Ｅｔｃｈｉｎｇ ｏｆ Ｈａｆｎｉｕｍ ａｎｄ Ｚｉｒｃｏｎｉｕｍ Ｏｘｉｄｅ Ｍｅｔａｌ Ｌａｙｅｒｓ", ＲＥＳＥＡＲＣＨ ＤＩＳＣＬＯＳＵＲＥ, 198906, ｎｏ．３０２, ｐ．４０１ *

Also Published As

Publication number Publication date
US20060194450A1 (en) 2006-08-31
WO2005013374A1 (ja) 2005-02-10
US7732347B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
US8703005B2 (en) Methods for removing dielectric materials
KR970011134B1 (ko) 반도체 소자 제조 공정
TWI704605B (zh) 半導體裝置與其形成方法
US20010053585A1 (en) Cleaning process for substrate surface
US6140024A (en) Remote plasma nitridation for contact etch stop
US6331492B2 (en) Nitridation for split gate multiple voltage devices
US4808259A (en) Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
JP2903884B2 (ja) 半導体装置の製法
KR100438772B1 (ko) 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
US6268296B1 (en) Low temperature process for multiple voltage devices
US8557651B2 (en) Method of manufacturing a semiconductor device using an etchant
US7732347B2 (en) Semiconductor device and fabrication process of semiconductor device
JP3727299B2 (ja) 半導体装置の製造方法
US6579766B1 (en) Dual gate oxide process without critical resist and without N2 implant
WO2003012851A2 (en) Method of etching ferroelectric layers
US6077776A (en) Polysilicon residue free process by thermal treatment
JP3416320B2 (ja) 半導体装置の製造方法
US20040265750A1 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JP3570903B2 (ja) 半導体装置の製造方法
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH0786229A (ja) 酸化シリコンのエッチング方法
KR100264237B1 (ko) 홀 형성방법
TWI267914B (en) Method of manufacturing semiconductor device
KR0168208B1 (ko) 다중합체 제거방법
KR100312985B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413