JP2011100822A - 半導体素子加工方法 - Google Patents

半導体素子加工方法 Download PDF

Info

Publication number
JP2011100822A
JP2011100822A JP2009253910A JP2009253910A JP2011100822A JP 2011100822 A JP2011100822 A JP 2011100822A JP 2009253910 A JP2009253910 A JP 2009253910A JP 2009253910 A JP2009253910 A JP 2009253910A JP 2011100822 A JP2011100822 A JP 2011100822A
Authority
JP
Japan
Prior art keywords
film
gas
insulating film
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009253910A
Other languages
English (en)
Other versions
JP2011100822A5 (ja
Inventor
Tetsuo Ono
哲郎 小野
Satoru Morooka
哲 諸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009253910A priority Critical patent/JP2011100822A/ja
Priority to TW099100923A priority patent/TW201117291A/zh
Priority to US12/694,394 priority patent/US8501608B2/en
Priority to KR1020100007842A priority patent/KR101133697B1/ko
Publication of JP2011100822A publication Critical patent/JP2011100822A/ja
Publication of JP2011100822A5 publication Critical patent/JP2011100822A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明は、微細半導体素子の加工方法にかかわり、特に、通常high-k/メタルゲートと呼ばれる構造の素子の微細化に適した加工方法に関する。
【解決手段】Si基板上に形成されたHfあるいはZrを含む絶縁膜とその上層あるいは下層あるいは膜中に存在するMg,YあるいはAlとを含む堆積膜の除去を、ドライエッチングとウエットエッチングを、ウエットエッチングを先にして少なくとも1回繰り返して行う。
【選択図】図１

Description

本発明は、本発明は半導体素子の加工方法に係り、特に、通常high-k/メタルゲートと呼ばれる微細な構造を備えたトランジスタの高精度加工方法に関する。
特許文献１には、higk-k絶縁膜のエッチング方法が記載されている。Higk-k絶縁膜はトランジスタのゲート絶縁膜として用いられ、従来から用いられているSiO２膜と比較して、リーク電流を低減して消費電力を抑える効果などが期待されている。しかし、higk-k絶縁膜の除去などトランジスタを製造するプロセス技術がまだ確立されておらず、いろいろな方法が模索されている段階にある。特許文献１に記載のように、Hfを含むhigk-k絶縁膜は、BCl３、HBr、O２あるいはフルオロカーボンなどのガスを用いてドライエッチングを行う。また、LaやAlなどを含むhigk-k絶縁膜は、フッ酸およびアミンを含む溶液でウエットエッチングされる。
特開２００５-４４８９０号公報
本発明は、トランジスタのより高速化のために提案されている一般にhigh-k/メタルゲートと呼ばれる半導体素子の高精度加工を対象としている。この種のメタルゲート構造の加工では、ゲートの絶縁膜となるhigk-k絶縁膜、例えばHf酸化物（HfO）やZr酸化物（ZrO）の上にTiNあるいはTaNのような金属電極を堆積して、さらにその上にpoly SiあるいはWやMoなどの高融点金属を堆積させた構造を形成し、レジストをマスクとしてこの堆積構造をエッチングすることが知られている。現在必要とされている加工のサイズ（ラインの幅）は６５nm以下となっている。さらに、CMOSトランジスタでは、p型とｎ型のトランジスタの閾値電圧を揃える必要がある。閾値電圧はゲート界面を構成する物質の仕事関数に依存する。そのため、HfOあるいはZrOからなるhigk-k絶縁膜に、仕事関数を制御するためにMg、Al、Yを混合したり、あるいはこれらの金属やその酸化物の膜をHfOやZrOの上層あるいは下層に堆積させることもある。従来技術には、このようにHfOやZrOのhigk-k絶縁膜に他の金属が混合した場合、あるいは多層構造になった場合の、これらの膜の効率的な除去方法は開示されていない。
本発明は、HfOやZrOのhigk-k絶縁膜にMg、Al、Yが混合した膜あるいは多層構造になった膜（以下、単に堆積膜）の、より効率的な除去方法を提供することを目的とする。
本発明の代表的なものの一例を示せば以下の通りである。
本発明の半導体素子加工方法は、Si基板上に形成されたhigh-k絶縁膜と仕事関数を制御するための物質とを含む堆積膜の上に、金属の電極が配置されたメタルゲート構造を有する半導体素子の加工方法であって、前記high-k絶縁膜と前記仕事関数を制御するための物質を含む前記堆積膜の除去のために、ウエットエッチングとドライエッチングとを少なくとも１回行い、かつ前記除去の工程を前記ウエットエッチングから開始することを特徴とする。
本発明によれば、higk-k絶縁膜にウエットエッチングを施した後にドライエッチングを行うことで、堆積膜の除去に要する時間が短くなり、スループットが向上する。また、ドライエッチングの回数や時間を低減できるため、ウエハの損傷も少なくなる。
本発明になる半導体素子加工方法の第一の実施例を説明するフローチャートである。 第一の実施例の各工程に対応するhigh-k/メタルゲート構造の断面図である。 本発明を実施するためのドライエッチング装置の例を示す縦断面図である。 本発明を実施するためのウエットエッチング装置の例を示す縦断面図である。 本発明の作用、効果を説明するための、higk-k絶縁膜の原子レベルの模式図である。 本発明の他の実施例説明するためのhigh-k/メタルゲート構造の断面図である。
以下、図面を参照しながら本発明の実施例を説明する。
図１ないし図５で、本発明になる半導体素子加工方法の第一の実施例を説明する。図１は、本発明になる半導体素子加工方法を示すフローチャートである。図２に、図１のフローチャートに従って製造されるhigh-k/メタルゲート構造の断面図を示す。図１において、予め、Si基板２０１上に、higk-k絶縁膜としてのHfO膜２０２、および仕事関数制御のためにMgO膜２０３、メタルゲートとしてTiN膜２０４、電極材料としてpoly Si膜２０５、キャップとしてSiN膜２０６を順次、堆積する。次に、このSiN膜２０６の上に反射防止膜２０７とレジスト膜２０８を塗布して、リソグラフィー法により必要なパタンを加工し、多層膜を形成する（図1のステップＳ１）。なお、多層膜の形成法はこの例に限定されるものではない。
このステップＳ１により完成したhigh-k/メタルゲート構造の多層膜の断面図を、図２の（ａ）に示す。一例として、多層膜のそれぞれの膜厚は、HfO膜 ２０２が２nm、MgO膜 ２０３が１nm、TiN膜２０４が１０nm、poly Si膜２０５が５０nm、SiN膜２０６が５０nm、反射防止膜２０７が８０nm、レジスト膜２０８が１５０nmである。
次に、この多層膜に対して、ドライエッチングやウエットエッチングの加工を施し、多層膜の不要部分を除去して、high-k/メタルゲート構造を完成させる。
ここで、本発明を実施するためのドライエッチング装置やウエットエッチング装置の例を、図３及び図４で説明する。図３に一例として示したドライエッチング装置は、電子スピン共鳴（ECR）式と呼ばれる方式のドライエッチング装置であり、プラズマ電源３０１から放出された電磁波がアンテナ３０２から石英などの電磁波を透過する窓３０３を通して真空チャンバ３０４中へ放出される。真空チャンバ３０４内は真空ポンプで排気されると共に、所定のエッチングガスがガス導入管３０９とガス流量制御器３１０を介して導入され、一定の圧力に保持されている。ウエハ３０６を保持する試料台３０５には、入射イオンを加速するためのバイアス電源３０７が接続されている。アンテナ３０２から放射された電磁波によりエッチングガスがプラズマ化し、反応性イオンがウエハ３０６に入射することでウエハ３０６のエッチングが進行する。この装置では電磁コイル３０８によりチャンバ３０４内に磁場を発生する。プラズマ中の電子スピン周波数と、プラズマ電源３０１の周波数が一致するように磁場強度を設定すると、電力が効率よくプラズマに吸収されて、低圧にて高いプラズマ密度を維持することができる。ECRを生じる磁場強度は電磁コイル３０８に流す電流値を変えることにより、設定できる。
次に、図４は毎葉式のウエットエッチング装置の一例であり、大気雰囲気の容器４０１内の試料台４０２にウエハ４０３が載置されて、薬液供給ノズル４０４からウエットエッチング液がウエハ表面に供給され、ウエハ４０３のウエットエッチングが進行する。
図１のフローチャートに戻り、本発明の一実施例になる半導体素子加工方法について、詳細に説明する。前にも述べたように、図２の（ａ）は本発明により加工を開始する前の初期状態であり、この状態の多層膜に対してエッチング加工を施す。一例として、反射防止膜２０７をAr/HBr/O２ ガスにてエッチングし（Ｓ２）、SiN膜２０６をCF４/CHF３/O２ ガスにてエッチングする（Ｓ３）。さらに、Poly Si膜２０５のエッチング（Ｓ４）には、ブレークスルーにAr/CF４/CHF３/SF６ ガス、メインエッチングにAr/Cl２/HBr/O２ ガス、オーバエッチングにHBｒガスを用いている。TiN膜のエッチング（Ｓ５）には、ブレークスルーにCF４ ガス、メインエッチングにCl２ ガスを用いる。
図２の（ｂ）は、TiN膜２０４までドライエッチングした多層膜の断面図である。次に、high-k絶縁膜と仕事関数を制御するMgO膜とを含む堆積膜を除去する。通常ならばhigk-k絶縁膜をドライエッチングするが、ここでは本発明に従いまずHF水溶液を用いてMgO膜２０３をウエットエッチングし（Ｓ６）、図２の（ｃ）の状態とする。一例として、このウエットエッチングにおけるHF濃度は０.２５%、処理時間は１２０sである。次に、BCl３/Cl２ ガスを用いてHfO膜２０２をドライエッチングする（Ｓ７）。さらに、検査装置（図示略）でウエハ（半導体素子）の被処理面上における堆積膜等の残渣の有無を検査する（Ｓ８）。例えば、走査顕微鏡の視野に残渣が１個でも有るか無いかにより、判定する。あるいは、被処理面上に実質的に残渣が検出されるか否かで判定する。残渣有と判定された場合は、ウエットエッチングの処理（Ｓ６）に戻り、HF水溶液にて残渣を除去し、さらにドライエッチングを行う（Ｓ７）。以下、堆積膜に対する同様の処理を残渣がなくなるまで繰り返し、図２の（ｄ）の状態の半導体素子を得る。
本実施例の特徴は、higk-k絶縁膜と仕事関数を制御するためのMgO膜とを含む堆積膜の除去のためのドライエッチングに際して、必ず、ドライエッチングに先行してウエットエッチングを行うことにある。図２に示した堆積膜は、HfO膜２０２の上にMgO膜２０３が存在する例について述べているので、MgO膜２０３のウエットエッチングを行った後HfO膜２０２をドライエッチングするという手順はごく自然な手順となる。しかしながら、本実施例では、堆積膜にMgがHfOに混合している、あるいはMgO膜がHfO膜の下層に存在する場合でも、HF水溶液によるウエットエッチングを先に施す。
これにより、ドライエッチングによるウエハの損傷を低減し、かつ、残渣が少ない状態でドライエッチングによりhigk-k絶縁膜を除去できる。
本発明の作用効果に関し、以下、図５を参照しながら説明する。すなわち、本発明は実験的に発見した手法なので明確な根拠はまた未解明の部分もあるが、発明者が推測したメカニズムを図５で説明する。図５は、HfO膜とMgO膜の界面を原子レベルで拡大した図である。この堆積膜は、Si基板２０１の上にMgO膜５０１、HfO膜５０２の順で堆積した構造である。ここでは、図２の例とは異なり、HfO膜５０１の下にMgO膜５０２が堆積されている場合について説明する。
堆積膜が堆積した直後は、図５の（ａ）に示すように、Mg原子とHf原子は層状に分離されている。一般に、higk-k絶縁膜には界面状態を安定させるために、図１のＳ１のステップにおいて、HfO膜とMgO膜の堆積後に熱処理が加えられ、その上にTiN膜が堆積される。図５の（ｂ）は堆積膜の熱処理後の膜の状態を表し、Mg原子５０３とHf原子が相互拡散により、ある程度原子が混合している。この状態の堆積膜、すなわちHfO中にMg原子５０３がある程度混合した膜になると、BCl３/Cl２ ガスではエッチングの進行が遅くなると考えられる。一方、HF水溶液を用いたウエットエッチングでは、Fイオンが電荷の偏りが大きい結合、すなわちMgO結合を切断しながら堆積膜中に入り込んで、図５の（ｃ）示すように、Mg原子を除去する。残ったHfO膜５０４はMg原子が抜けて緻密さが低減し、BCl３/Cl２ ガスにより容易にドライエッチングされる。
発明者等の実験によれば、MgO膜が存在しないHfO膜２nmをドライエッチングするには、BCl３ ８０ml/min Cl２ ２０ml/minの混合ガス、圧力０.２Paのプラズマで、ウエハに印加するバイアス１０W で２０s、その後連続してバイアス０W の条件で、６０s必要である。一方、本発明の方法に基き、MgO膜が存在するHfO膜２nmに対して最初にHF水溶液でMg原子を除去した場合は、バイアス０W で６０sにてHfO膜が除去できるので、Mg原子除去後のHfO膜がドライエッチングされやすくなっていることが分かる。
なお、堆積膜に対してHFウエットエッチングの前に従来技術のようにBCl３/Cl２ ガスによるドライエッチングを挿入して、その後にHFウエットエッチングとその後再びBCl３/Cl２ ガスのドライエッチングを加えても、higk-k絶縁膜を除去できるが、処理時間が長くなりスループットが落ちると同時に、ドライエッチングが１回多くなる分、基板の損傷も多くなってしまう。
また、本実施例ではHfO膜の下層にMgO膜が存在する場合のエッチング方法を述べたが、MgO膜がHfO膜の上層にある場合、あるいはMg原子がHfO膜中に初期から混合されている場合も全く同様な方法で除去することができる。
換言すると、本実施例では、HfO膜とMgO膜（膜の上下関係あるいは混合状態の如何に拘わらず）の堆積膜に対して、すなわち、図２の（ｂ）の状態の堆積膜に対して、まず、最初にHF水溶液を用いてウエットエッチングし、次に、BCl３/Cl２ガスを用いてドライエッチングすることで、上記の効果が得られる。
次に、図６で、本発明になる半導体素子加工方法の第二の実施例を説明する。図６は、HfO膜２０２の下層にY２O３膜６０１が存在する堆積膜に対して、TiN膜２０４までエッチングした状態を示す。HfO膜２０２の厚さは２nmでY２O３膜６０１の厚さは１nmである。この状態からHfO膜２０２およびY２O３膜６０１を除去するにはまず、HNO３水溶液でY２O３膜６０１のウエットエッチングを行う。HNO３濃度は１.４%で時間は１２０ｓである。次に、BCl３ ８０ml/min Cl２ ２０ml/minの混合ガス、圧力０.２Paのプラズマで、ウエハに印加するバイアス１０Wの条件で２０s、その後連続してバイアス０Wの条件で６０sだけ、主にHfO膜２０２のドライエッチングを行う。その後、さらに１.４％HNO３で、１２０sだけY２O３膜６０１のウエットエッチングを行う。さらに、BCl３ ８０ml/min Cl２ ２０ml/min、圧力０.２Paのプラズマで、バイアス０Wの条件で、６０sだけ、主にHfO膜２０２のドライエッチングを行う。以上の処理により、HfO膜１０２とY２O３膜４０１を除去可能である。実施例１のMgO膜除去より、ウエットエッチングとドライエッチングが１回づつ多いのは、Y２O３膜のウエット耐性が強いからである。
また、膜厚がさらに厚い場合には、ウエットエッチングとドライエッチングのサイクル（図１の（Ｓ６）〜（Ｓ８））の数を増すことにより除去可能である。また、本手法で膜が除去できるメカニズムは実施例１で述べたMgO膜の場合と同様と考える。
次に、本発明になる半導体素子加工方法の第三の実施例として、HfO膜１０２の下にAl２O３膜が存在する堆積膜の場合の除去方法を述べる。この材料では、まずHF水溶液（０.２５％,１２０s）によるAl２O３膜のウエットエッチングを行う。次に、BCl３ ８０ml/min Cl２ ２０ml/minの混合ガス、圧力０.２Paのプラズマで、ウエハに印加するバイアス１０W で２０s、その後連続してバイアス０Wの条件で６０sだけ、HfO膜１０２のドライエッチングを行う。以上の処理により堆積膜の除去が可能となる。完全に結晶化したAl２O３膜は酸には溶けないことが知られているが、半導体素子の絶縁膜などとしてCVD（化学気相成長法）などで成膜した薄いAl２O３膜はHFで除去できる。膜が除去されるメカニズムは実施例１のMgO膜と同様と考えられる。
以上のように、HfO膜にMg、YあるいはAlが混合あるいは重ねられた堆積膜の除去はウエットエッチングとドライエッチングを交互に繰り返すことで除去できる。またウエットエッチングから開始することで、ドライエッチングから開始する場合よりも短時間かつ低損傷でhigk-k絶縁膜の除去が可能になる。またHfO膜に代わり、ZrO膜となった場合もBCl３/Cl２ガスにてドライエッチングできる。
以上の実施例で、ウエットエッチングとドライエッチングの条件やそのサイクル数は堆積膜の厚さにより異なり、各場合で最適化する必要がある。
次に、本発明になる半導体素子加工方法の第四の実施例として、メタルゲート材料とそのエッチングガスとhigk-k絶縁膜の除去の関係を述べる。既に述べた各実施例では、メタルゲートがTiN膜の場合を述べたが、TiN膜に代えて、TaN、TaSiN、MoN、MoSiNその他色々な金属あるいはその窒化物などをメタルゲートとして用いることができる。このようなメタルゲートをエッチングするガスは材料により異なるが、higk-k絶縁膜の除去をスムーズに行うためには、堆積性の少ないガスでエッチングするのが好ましい。具体的には、TiNのエッチングはCF４ガスによるブレークスルーの後にCl２あるいはそれに希ガスを添加したガスでエッチングすると、特に本発明で述べた手法が効果を発揮する。TaNの場合も同様に、Cl２でエッチングするのが良い。TaSiNなどでSiの含有量が多い物質の場合は、CF４あるいはSF６,NF３などでエッチングするのが良い。また、MoNの場合は、Cl２にわずかに酸素を混合したガスが良い。HBｒやCHF３などの堆積性が強いガスを添加するとエッチング後のhigk-k絶縁膜表面に反応生成物の堆積が生じて次のhigk-k絶縁膜の除去を妨げる可能性がある。
２０１…Si基板、２０２…HfO膜、２０３…MgO膜、２０４…TiN膜、２０５…poly Si膜、２０６…SiN膜、２０７…反射防止膜、２０８…レジスト膜、３０１…プラズマ電源、３０２…アンテナ、３０３…窓、３０４…真空チャンバ、３０５…試料台、３０６…ウエハ、３０７…バイアス電源、３０８…電磁コイル、３０９…ガス導入管、３１０…ガス流量制御器、４０１…容器、４０２…試料台、４０３…ウエハ、４０４…薬液供給ノズル、５０１…MgO膜、５０２…HfO膜、５０３…相互拡散したMg原子、６０１…Y２O３膜。

Claims (8)

  1. Si基板上に形成されたhigh-k絶縁膜と仕事関数を制御するための物質とを含む堆積膜の上に、金属の電極が配置されたメタルゲート構造を有する半導体素子の加工方法であって、
    前記high-k絶縁膜と前記仕事関数を制御するための物質を含む前記堆積膜の除去のために、ウエットエッチングとドライエッチングとを少なくとも１回行い、かつ前記除去の工程を前記ウエットエッチングから開始することを特徴とする半導体素子加工方法。
  2. 請求項１に記載の前記堆積膜の除去のためのウエットエッチングとドライエッチングは、前記半導体素子の被処理面上における残渣がなくなるまで交互に繰り返すことを特徴とする半導体素子加工方法。
  3. 請求項１に記載の前記high-k絶縁膜は、HfあるいはZrの酸化物であり、前記仕事関数を制御するための物質は、Mg,YあるいはAlであることを特徴とする半導体素子加工方法。
  4. 請求項１に記載の前記仕事関数を制御するための物質は、前記high-k絶縁膜に混合していることを特徴とする半導体素子加工方法。
  5. 請求項１に記載の前記仕事関数を制御するための物質を含む膜は、前記high-k絶縁膜の上層あるいは下層に堆積されていることを特徴とする半導体素子加工方法。
  6. 請求項１に記載の前記high-k絶縁膜がHf酸化物あるいはZr酸化物であり、かつ、前記仕事関数を制御する物質がMgあるいはAlの場合は、前記ウエットエッチングをHFガス、前記ドライエッチングをBCl３とCl２の混合ガスで行うことを特徴とする半導体素子加工方法。
  7. 請求項１に記載の前記絶縁膜の組成がHf酸化物あるいはZr酸化物であり、前記仕事関数を制御する物質がYの場合は、前記ウエットエッチングをHNO３ガス、前記ドライエッチングをBCl３とBCl３の混合ガスで行うことを特徴とする半導体素子加工方法。
  8. 請求項１から７のいずれかにおいて、前記メタルゲートの材料がTiNあるいはTaNの場合はCl２ガスにてドライエッチングを行い、TaSiNの場合はCF４、SF６あるいはNF３ガスにて前記メタルゲートのドライエッチングを行うことを特徴とする半導体素子加工方法。
JP2009253910A 2009-11-05 2009-11-05 半導体素子加工方法 Pending JP2011100822A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009253910A JP2011100822A (ja) 2009-11-05 2009-11-05 半導体素子加工方法
TW099100923A TW201117291A (en) 2009-11-05 2010-01-14 Method for processing semiconductor device
US12/694,394 US8501608B2 (en) 2009-11-05 2010-01-27 Method for processing semiconductor device
KR1020100007842A KR101133697B1 (ko) 2009-11-05 2010-01-28 반도체소자 가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009253910A JP2011100822A (ja) 2009-11-05 2009-11-05 半導体素子加工方法

Publications (2)

Publication Number Publication Date
JP2011100822A true JP2011100822A (ja) 2011-05-19
JP2011100822A5 JP2011100822A5 (ja) 2013-07-04

Family

ID=43925879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253910A Pending JP2011100822A (ja) 2009-11-05 2009-11-05 半導体素子加工方法

Country Status (4)

Country Link
US (1) US8501608B2 (ja)
JP (1) JP2011100822A (ja)
KR (1) KR101133697B1 (ja)
TW (1) TW201117291A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012004523T5 (de) 2011-10-28 2014-08-14 Stmicroelectronics S.R.L. Verfahren zur Herstellung einer Schutzschicht gegen HF-Ätzen, mit der Schutzschicht ausgestattete Halbleitervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013374A1 (ja) * 2003-08-05 2005-02-10 Fujitsu Limited 半導体装置および半導体装置の製造方法
JP2007115732A (ja) * 2005-10-18 2007-05-10 Renesas Technology Corp エッチング液およびそれを用いた半導体装置の製造方法
JP2010262977A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800326B1 (en) * 1997-01-14 2004-10-05 Seiko Epson Corporation Method of treating a surface of a surface of a substrate containing titanium for an ornament
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
JP4152271B2 (ja) 2003-07-24 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
US20050260804A1 (en) * 2004-05-24 2005-11-24 Tae-Wook Kang Semiconductor device and method of fabricating the same
KR20080018711A (ko) 2006-08-25 2008-02-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013374A1 (ja) * 2003-08-05 2005-02-10 Fujitsu Limited 半導体装置および半導体装置の製造方法
JP2007115732A (ja) * 2005-10-18 2007-05-10 Renesas Technology Corp エッチング液およびそれを用いた半導体装置の製造方法
JP2010262977A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101133697B1 (ko) 2012-04-06
KR20110049619A (ko) 2011-05-12
TW201117291A (en) 2011-05-16
US20110104882A1 (en) 2011-05-05
US8501608B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
US9093389B2 (en) Method of patterning a silicon nitride dielectric film
JP5042162B2 (ja) 半導体加工方法
JP5247115B2 (ja) 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去
US9570317B2 (en) Microelectronic method for etching a layer
TWI458008B (zh) 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
JPH10172959A (ja) ポリサイド膜のドライエッチング方法
JP2022535212A (ja) 化合物材料を乾式エッチングするための方法
JP5547878B2 (ja) 半導体加工方法
TWI404140B (zh) 乾蝕刻方法
JP5248063B2 (ja) 半導体素子加工方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP2009064991A (ja) Ｈｉｇｈ−ｋ膜のドライエッチング方法
TW541618B (en) Manufacturing method of semiconductor device
KR101133697B1 (ko) 반도체소자 가공방법
JP2001358133A (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
JP2009076711A (ja) 半導体装置の製造方法
JP5642427B2 (ja) プラズマ処理方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP5579374B2 (ja) 半導体加工方法
JP2005252186A (ja) エッチング装置及びエッチング方法
TWI833930B (zh) 乾式蝕刻方法及半導體裝置之製造方法
JP2005086080A (ja) 半導体装置の製造方法
JP2014131086A (ja) プラズマ処理方法
JP2008078588A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603