JP5247115B2 - 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去 - Google Patents

半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去 Download PDF

Info

Publication number
JP5247115B2
JP5247115B2 JP2007275170A JP2007275170A JP5247115B2 JP 5247115 B2 JP5247115 B2 JP 5247115B2 JP 2007275170 A JP2007275170 A JP 2007275170A JP 2007275170 A JP2007275170 A JP 2007275170A JP 5247115 B2 JP5247115 B2 JP 5247115B2
Authority
JP
Japan
Prior art keywords
layer
rare earth
plasma
substrate
earth element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007275170A
Other languages
English (en)
Other versions
JP2008182187A5 (ja
JP2008182187A (ja
Inventor
デニス・シャミリアン
マルク・ドゥマン
ワシーレ・パラスキフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2008182187A publication Critical patent/JP2008182187A/ja
Publication of JP2008182187A5 publication Critical patent/JP2008182187A5/ja
Application granted granted Critical
Publication of JP5247115B2 publication Critical patent/JP5247115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Description

本発明は、半導体プロセスの分野に関し、より詳細には、希土類元素ベースの高ｋ材料層の選択的除去、さらに詳細には希土類元素のスカンジウム酸化物若しくは希土類元素の酸化物などの高ｋ材料（例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３）の選択的除去に関する。
本発明は、さらに、Ｄｙ及び／又はＳｃ含有高ｋ材料（例えば、ＤｙＳｃＯ３及び／又はＤｙ２Ｏ３）を可溶性とする方法、すなわち当該材料をウェットエッチングを使用することにより取り除くことを可能とする方法に関する。
半導体産業は、５０年以上もの間最適なＣＭＯＳゲート誘電体であったシリコン酸化物に代わる候補を探すという挑戦的な課題に直面している。ＳｉＯ２より高い誘電定数（ｋ）を有する材料により、当該誘電体を、ｋ／ｋ（ＳｉＯ２）の係数分だけ薄くすることが可能となるだろう。それにより、キャパシタンスを減少させることなく、すなわち性能を低下させることなく、ゲート電流のリークレベルを低下させることができる。しかしながら、ｋ値は、熱的安定性及び化学的安定性、ワイドなバンドギャップ、制限された界面層の形成、制御可能なエッチング挙動、正確で安定した閾値、良好な信頼性（例えば１０年以上のライフタイム）を含む一連の必要条件の単なる一つにすぎない。
現在、半導体産業の関心の中心はＨｆＯ２及びＨｆＳｉＯＸにあるが、しかしながら、ＨｆＯ２及びＨｆＳｉＯＸの開発という主な潮流と平行して、代替の誘電体材料についてのスクリーニングが続けられている。これらの代替の材料に対する興味は、Ｈｆベースの誘電体について問題が幾らか残されているという事実に起因する。これらの問題の中には、正確な閾値電圧をターゲティングしなければならないこと、ＨｆＳｉＯＸのｋ値における改善が限定的であること、相分離を抑制し材料を安定化させるため窒化が必要であることが挙げられる。
希土類元素のスカンジウム化合物材料（ＲＥＳｃＯ３）等の希土類元素ベースの高ｋ材料は、詳細に調べられ報告されている材料の一つの部類にあたる。パルスレーザ蒸着及び電子ビーム蒸着により得られる初期の結果によれば、これらの材料は、高い熱的安定性を有するとともに、ＨｆＯ２に相当するｋ値を有することが示されている。
蒸着及びゲートパターニングに続いて、高ｋ誘電体材料をトランジスタのソース及びドレインから除去しなければならない。この除去は、下層のシリコンを全くロスしないように、そして絶縁酸化物（フィールド酸化膜）のロスがほとんど若しくは全くないように、達成されなければならない。米国６６５６８５２では、高ｋ誘電体層をエッチングする方法が開示されている。当該方法は、水、強酸、酸化剤及びフッ素化合物を含む溶液を用いてウェットエッチングすることにより基板から高ｋ誘電体層の露呈部分を取り除くことが含まれている。当該エッチング溶液は、絶縁材料及びポリシリコンに、高ｋフィルムに対する選択性を与える。しかしながら、当該方法は、希土類元素のスカンジウム酸化物材料（ＲＥＳｃＯＸ）に対しては応用することができない。これは、これらの酸化物があまりにも速くエッチングされ、ウェットエッチングの異方特性によりゲートの下に、許容されないアンダーカットが形成されるからである。
Ｓｉ基板の上で希土類元素ベースの高ｋ誘電体を選択的に、ゲートの下にアンダーカットを形成することなく取り除くことについて問題があった。これらの希土類元素化合物（例えばＤｙやＳｃ）は揮発性の化合物を生成しないため、これらの希土類元素についてはドライ除去は不可能である。ウェット除去は可能であるが、しかしながら、ウェットエッチングの異方特性のため、高ｋの誘電体（例えばＤｙＳｃＯ３）が横方向にエッチングされ、ゲートの下のゲートエッジにアンダーカットが形成される。
米国６６５６８５２
本発明は、下部の基板若しくは層上で、希土類金属酸化物を含む高ｋ材料を選択的に取り除くことを目的とする。当該下部の層若しくは基板は、シリコン材料であってもよいし、二酸化シリコン材料であってもよい。
さらに、本発明は、ゲート電極及びゲート酸化物層を含むゲート構造を、ドライエッチングプラズマとウェット除去ステップとを組み合わせたものを使用してパターニングし、パターニングされたゲート構造のアンダーカット及び横方向アタックを防止することを目的とする。
好ましい形態では、ある基板がある層の下に存在し、当該基板上で、選択的に当該層の少なくとも一部を除去する方法であって、当該層は従来のドライエッチング技術を用いてエッチングすることができず、また従来のウェットエッチング技術を用いて選択的にエッチングすることができない化合物若しくはこれらの化合物を組み合わせたものからなることを特徴とする方法を開示する。当該方法を実行するため、当該化合物は、水溶性の塩化物若しくは臭化物を形成可能、すなわち塩素及び／又は臭素を含有する、水溶性の新規な化合物を得ることができなければならない。好ましい形態では、「新規な」塩素及び／又は臭素含有化合物を形成するため、最初、取り除かれる層を含む基板に塩素若しくは臭素含有のプラズマをさらし、続いて、ウォータベースのリンスを使用して新規な塩素及び／又は臭素含有化合物を取り除くことにより達成される。ウォータベースのリンスは、よりよい除去を達成するため、純水若しくは添加物を含む水を意味する。
好ましい形態では、高ｋ材料含有のスタックをパターニングするための方法が開示されている。より詳細には、希土類金属酸化物を含む高ｋ材料層をドライエッチングすることに関連する。
好ましい形態では、半導体デバイスにおいて高ｋゲート絶縁構造をパターニングするための方法が開示されている。当該方法は、最初に、少なくとも、基板を準備する工程と、上記基板上に高ｋ材料層を形成する工程とを含む。続いて、上記高ｋ材料層上にゲート構造を形成し、高ｋ材料層の一部を露呈させるため、マスク構造を形成する。その後、高ｋ材料層の露呈部分に、Ｃｌ及び／又はＢｒ含有プラズマ（Ｆ化合物を含まない）をさらし、当該露呈される高ｋ材料層の少なくとも一部が塩化物化若しくは臭化物化される。最後に、高ｋ材料層の塩化物化（臭化物化）された部分は、ウェットエッチングを使用して取り除かれる。当該ウェットエッチングは、相溶性を高めるため別の添加物を含むウォータベースのウェットエッチングであることが好ましい。
好ましい形態では、当該方法は、マスク構造を形成する工程の前に、上記高ｋ材料層上にゲート電極層を形成する工程、感光性イメージング層を形成する工程、及び、ゲート構造を形成するため、上記イメージング層にフォトレジストパターンを転写する工程、上記ゲート電極層にゲート構造パターンを転写する工程をさらに含む。
好ましい形態では、当該方法は、上記の希土類元素含有高ｋ材料層上にマスク構造を形成する工程の前に、デュアル高ｋ材料層（若しくはデュアル誘電体層）とゲート電極層とを作製するため第２の高ｋ材料層を形成させる工程を備える。その場合、当該方法は、感光性イメージング層を形成する工程と、ゲート構造を形成するため、上記イメージング層にフォトリソパターンを転写する工程と、下層のゲート電極層にゲート構造パターンを転写する工程と、をさらに備える。
デュアル誘電体層、すなわち２つの高ｋ材料層の場合、二つの高ｋ材料層の界面において、複雑な化合物、すなわち塩化物化若しくは臭化物化後もはや相溶性を有さない希土類元素の化合物を含む化合物が形成されないように注意が必要である。例えば、Ｈｆ含有の高ｋ材料層と、Ｄｙ含有の高ｋ材料層（例えばＤｙＳｃＯ）との界面において、塩化物化（臭化物化）の後、もはや相溶性を有さないＤｙＨｆ含有化合物が形成されるであろう。
高ｋ材料層の露呈部分にさらす工程は、異方性ドライエッチングプラズマにより実行することが好ましい。
高ｋ材料層の露呈部分にさらす工程は、上記ゲート電極層をパターニングする工程の間、Ｃｌ及び／又はＢｒ含有プラズマを使用して、実行することが好ましく、これにより、エッチングの間、高ｋ材料層の露呈部分は塩化物化（臭化物化）される。
上記高ｋ材料は、希土類元素を含む高ｋ材料であることが好ましい。
上記高ｋ材料は、Ｄｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、及びＬｕ２Ｏ３の少なくとも１種から選択される希土類元素の酸化物であることがより好ましい。
上記高ｋ材料は、ＤｙＳｃＯ３、ＬａＳｃＯ３、ＰｒＳｃＯ３、ＮｄＳｃＯ３、ＧｄＳｃＯ３、ＴｂＳｃＯ３、ＨｏＳｃＯ３、ＥｒＳｃＯ３、ＴｍＳｃＯ３、ＹｂＳｃＯ３、及びＬｕＳｃＯ３の少なくとも１種から選択される希土類元素の酸化物であることが最も好ましい。
高ｋ材料の好ましい具体例は、ＤｙＳｃＯ３である。
Ｃｌ含有プラズマは、Ｃｌ２若しくはＢＣｌ３を含有するプラズマであることが好ましい。
Ｂｒ含有プラズマは、Ｂｒ２若しくはＨＢｒを含有するプラズマであることが好ましい。
上記基板は、シリコンウェハであることが好ましい。
別の好ましい形態では、上記高ｋ材料層を形成する前に、上記基板上に中間層を形成する。
上記ゲート電極層は、ＴａＮ、ＴｉＮ、ＴａＮ／ＴｉＮ層であることが好ましい。
上記ウェットエッチングはウォータリンスであることが最も好ましい。
上記の高ｋ材料層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらす工程の間の基板バイアスは、−３０Ｖであることが好ましい。
上記の高ｋ材料層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーは、１００Ｗ〜１２００Ｗの範囲にあることが好ましい。
上記の高ｋ材料層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーは、約４５０Ｗであることが好ましい。
上記の高ｋ材料層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらす工程の間のプラズマの圧力は、最小で１０ｍＴ（１．３３３Ｐａ）最大で８０ｍＴ（１０．６６５Ｐａ）であることが好ましい。
上記の高ｋ材料層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらす工程の間のプラズマの圧力は、１０ｍＴ（１．３３３Ｐａ）であることがより好ましい。
全ての図面は、好ましい実施の形態に係るある側面を例示することを意図したものである。全ての代替物やオプションを示したわけではなく、そのため特定の図面の内容に限定されるわけではない。
図面に関連して、好ましい実施の形態を非常に短くそして一般的に記載している。しかしながら、当業者であれば詳細なエッチングプロセスを実行する方法及びエッチング方法を構成する方法を知っていることは明らかである。
好ましい実施の形態では、基板バイアスという用語は、反応性イオンエッチング（ＲＩＥ）チャンバー内において基板に加えられる電圧を意味する。この値はワットで（負の数字として）表現される。基板バイアスが無いこと（バイアス＝０）は、イオン照射を実質的に与えないことであり、これはエッチング反応がほとんど無いことを意味する。プラズマによる基板の垂直処理（若しくは垂直照射）を実現するため、プラズマ成分をさらすことによる、構造物の横方向エッチングを基板バイアスにより防止することが好ましい。
好ましい実施の形態では、”異方エッチング”という用語は、表面（若しくは基板）に垂直な方向へのエッチング速度が、表面（若しくは基板）に対して平行な方向への速度よりかなり大きい場合のエッチングプロセスを意味する。これは、エッチングがあらゆる方向に同じように起こる若しくは非指向的に起こる”等方エッチング”と対照的である。
好ましい実施の形態では、”高ｋ材料”という用語は、二酸化シリコンより大きい誘電定数（ｋ＞４）を有する誘電材料を意味する。最小形状がさらに縮小するに従って、これと比例してゲート酸化物の膜厚を縮小させることが必要である。本発明の高ｋ材料の好ましい具体例は、Ｄｙ及びＳｃ含有高ｋ材料等の希土類元素ベースの高ｋ材料である。
好ましい実施の形態では、希土類元素ベースの高ｋ材料という用語は、希土類スカンジウム酸化物及び希土類酸化物等の希土類元素を含有する高ｋ材料を意味する。希土類スカンジウム酸化物とは、次の構造ＲｅＳｃＯ３に関連する。ここで、Ｒｅ＝Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、若しくはＬｕ、言い換えれば、その酸化物が、Ｓｉと接触しても化学的に安定な全てのシリーズである。本発明において、希土類スカンジウム酸化物の好ましい具体例は、ＤｙＳｃＯ３、ＬａＳｃＯ３、ＰｒＳｃＯ３、ＮｄＳｃＯ３、ＧｄＳｃＯ３、ＴｂＳｃＯ３、ＨｏＳｃＯ３、ＥｒＳｃＯ３、ＴｍＳｃＯ３、ＹｂＳｃＯ３、及びＬｕＳｃＯ３である。希土類酸化物は、次の構造Ｒｅ２Ｏ３に対応する。ここで、Ｒｅ＝Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、若しくはＬｕである。希土類酸化物の具体例は、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｙ２Ｏ３、Ｅｒ２Ｏ３、及びＹｂ２Ｏ３である。
好ましい実施の形態では、”集積回路”とは、シリコン若しくはゲルマニウムのようなＩＶ族のマテリアル、ガリウム砒素のようなＩＩＩ−Ｖ族化合物、シリコン−オン−インシュレータ等の構造基板、若しくはこれらのマテリアルを組み合わせたもの等の半導体基板上に形成されたデバイスが含まれる。当該用語には、メモリー及びロジック等の、形成された全てのタイプのデバイス、ＭＯＳ及びバイポーラ等のデバイスの全ての構造が含まれる。当該用語にはまたフラットパネルディスプレイ、太陽電池、及び電荷結合素子等の応用物も含まれる。
好ましい実施の形態では、反応性イオンドライエッチング技術を使用してＤｙ及びＳｃベース高ｋ材料等の希土類元素ベース高ｋ材料をパターニングする際発生する難題を解決することができる。より詳細には、この難題とは、Ｓｉ含有基板等の基板上で、希土類元素ベースの高ｋ材料を、ゲートの下にアンダーカットを形成することなく、選択的に取り除くことである。希土類元素ベースの高ｋ材料（例えばＤｙ及びＳｃ）のドライエッチングは、例えば、ディスプロシウム及びスカンジウムでは揮発性が非常に低いため、室温付近の温度ではほとんど不可能である。ハロゲンプラズマ中でのエッチングの後、例えば、ディスプロシウム及びスカンジウムハロゲン化物の揮発性は、あまりにも低いので、これらの化合物は、従来技術を使用してドライエッチングチャンバーにおいて取り除くことができない。ディスプロシウム及びスカンジウムのハロゲン化物についての融点（沸点は用いることができない）の概略を表１に示した。６０℃（反応炉におけるプラズマエッチングの間のウェハ温度）で揮発性の生成物を生成することが不可能であることは明白である。
Figure 0005247115
したがって、Ｄｙ及びＳｃ含有高ｋ材料等の、希土類元素ベース高ｋ材料をパターニングする方法を提供することを目的とする。より詳細には、下部の層上で、Ｄｙ及びＳｃ含有高ｋ材料等の希土類元素ベース高ｋ材料を選択的に取り除くことができる方法を開示する。具体例として、下部の層は、ポリ結晶性シリコン（ポリＳｉ）及び二酸化シリコン（ＳｉＯ２）含有層等のＳｉ含有層である。
さらに、本発明は、半導体の互換性のあるプロセス技術工程を使用する方法を提供することを目的とする。
好ましい実施の形態では、基板上で、希土類元素含有層の少なくとも一部を選択的に取り除くための方法が開示されている。当該方法は、少なくとも、基板を準備する工程と、上記基板上に希土類元素含有層を形成する工程と、上記希土類元素含有層の少なくとも一部を露呈するためマスク構造を形成する工程と、露呈される希土類元素含有層の少なくとも一部を塩化物化（臭化物化）するため、希土類元素含有層の露呈部分に、Ｃｌ含有及び／又はＢｒ含有プラズマをさらす工程と、ウェットエッチングを用いて、上記の希土類元素含有層の塩化物化（臭化物化）された部分を取り除く工程と、を備える。
好ましい実施の形態では、基板上の集積回路においてゲート構造、より詳細には高ｋゲート絶縁構造を形成するための方法が開示されている。高ｋ材料層は、最初、上記基板上に形成され、そしてマスクでパターニングされて、高ｋゲート絶縁層及び高ｋ材料層の露呈部分を形成する。高ｋ材料層の露呈部分は、インシチュプラズマ種(in-situ plasma species)にさらされ、これにより高ｋ材料層の露呈部分を塩化物化（臭化物化）させる。インシチュプラズマは、Ｃｌ及び／又はＢｒ含有プラズマである。高ｋ材料層の塩化物化（臭化物化）部分を選択的にエッチングして、高ｋゲート絶縁ゲート構造を残すことができる。
好ましい実施の形態では、当該方法は、高ｋ材料を含む複数の層をパターニングするために好適に使用される。最も好ましくは、上記複数の層のスタックはゲートスタック層である。複数の層のスタックは、基板上に配置若しくは形成され、最も好ましくは上記基板はシリコンウェハである。上記パターニングの目的は、ゲートスタック層にゲート構造をパターニング、若しくは形成することである。当該ゲート構造は、少なくとも一つのゲート電極（層）と、上記ゲート電極層の下に配置された少なくとも一つのゲート酸化物層とを備える。
任意ではあるが、ゲートスタック層を形成する前に、基板上に中間層を形成しても良く、当該中間層は、熱的に成長されたＳｉＯ２層であってもよい。熱的成長ＳｉＯ２は、上記（シリコン）基板をＨＦに浸漬させることにより（２％のＨＦで数分間）、形成することができる。
最も好ましくは、ゲート電極を形成するために使用されるゲートスタック層は、ＴｉＮ、ＴｉＮ／ＴａＮ、若しくはＴａＮ層であるが、しかしながら、他の適当なゲート酸化物層でも可能である。
ゲート酸化物（ゲート絶縁体とも称される）を形成するために使用されるゲートスタック層は、高ｋ材料層であることが最も好ましい。より詳細には、使用される高ｋ材料層は、ＤｙやＳｃ含有高ｋ材料等の希土類元素含有（ベース）の高ｋ材料である。
好ましい実施の形態によれば、ゲート構造の下にアンダーカットを形成することなく、シリコン含有基板上で、希土類元素ベースの高ｋ材料、より詳細にはＤｙ及び／又はＳｃ含有高ｋ材料、例えばＤｙＳｃＯ３若しくはＤｙ２Ｏ３等の高ｋ誘電体材料を取り除くという課題が解決される。ドライによる除去は不可能である。これは、Ｄｙ及びＳｃの両方は揮発性の化合物を形成しないからである。ウェットエッチングは、可能である。しかしながら、ウェットエッチングの等方特性のため、それはＤｙＳｃＯ誘電体を横方向にもエッチングしてしまい、それによりゲート下のゲート端部においてアンダーカットを形成してしまう。
好ましい実施の形態では、Ｄｙ及びＳｃ含有高ｋ材料（例えばＤｙＳｃＯ３）等の希土類元素ベースの高ｋ材料にとって、エッチング速度が不十分であるとの問題は、最初、ドライエッチングプラズマを使用して塩化物化（臭化物化）工程を実行し、水溶性の希土類元素含有塩化物（臭化物）（例えばＤｙＣｌ３及びＳｃＣｌ３）を形成することにより解決される。第二工程では、上記希土類元素含有塩化物（臭化物）が、ウェット除去工程を用いて基板から選択的に除去される。上記ウェット除去工程は、脱イオンウォータリンスを用いて実行されることが好ましい。
好ましい実施の形態では、当該方法は、塩素若しくは臭素含有プラズマ（例えばＣｌ２若しくはＢＣｌ３）で、上記希土類元素ベース高ｋ材料を塩化物化（臭化物化）することにより当該問題を解消する。さらに、窒素（Ｎ２）やヘリウム（Ｈｅ）等の、不活性化合物を上記プラズマに添加してもよい。希土類元素ベース高ｋ材料がＤｙ及び／又はＳｃ含有高ｋ材料、例えばＤｙＳｃＯ３若しくはＤｙ２Ｏ３である場合、Ｄｙ及びＳｃの両方の塩化物（例えば、ＤｙＣｌ３やＳｃＣｌ３）は、それらがウォータリンスにより除去されるように、水溶性である。当該方法は、さらに、シリコン含有基板上で、希土類元素ベースの高ｋ材料を選択的に除去することができるという利点を提供することができる。これは、Ｓｉが水によりエッチングされないからである。当該方法は、さらに、パターニングされたゲート構造において、アンダーカットを抑制若しくは排除することができるという効果が得られる。これは、塩化物化（臭化物化）されていない希土類元素ベース高ｋ材料、例えば塩化物化（臭化物化）されていないＤｙＳｃＯ３は、水溶性を有さず、さらに希土類元素ベースの高ｋ誘電体層の塩化物化（臭化物化）された部分だけが除去されるからである。プラズマ塩化物化（臭化物化）は異方的であるので、ゲート下の誘電体は、塩化物化（臭化物化）されず、そのため水により除去されない。
好ましい実施の形態では、ゲート電極層をパターニングする工程の間、塩化物化（臭化物化）工程が少なくとも部分的に実行される。ゲート電極層がＴａＮ、ＴｉＮ若しくはＴａＮ／ＴｉＮ層の複合物等の金属含有層である場合、パターニングは塩素（臭素）含有プラズマを使用して実行される。塩素含有プラズマは好ましくはＣｌ２及び／又はＢＣｌ３である。これは、塩化チタニウム及び塩化タンタルが揮発性であり、ウェハ基板（Ｓｉ、ＳｉＯ２）上のシリコン含有材料に対して非常に選択的であるからである。ゲート電極層のパターニングの間、希土類元素ベースの高ｋ材料は、少なくとも部分的に塩化物化されるようにするため、塩素含有ガスにさらされる。
ウェット除去工程を実行することにより、エッチング後に、ベースとなる希土類元素の塩化物化された部分を除去することができる。希土類元素ベースの高ｋ材料がＤｙ及び／又はＳｃベース材料（例えば、ＤｙＳｃＯ３若しくはＤｙ２Ｏ３）である場合、ウェット除去は、ウォータベースの除去であることが好ましく、上記除去はウォータリンスにより行うことが最も好ましい。
図２は、好ましい実施の形態に係るプロセスフローを例示するフローチャートを示しており、ゲート電極層のパターニングの間、希土類元素ベース高ｋ材料を少なくとも部分的に塩化物化（臭化物化）する。図３は、好ましい実施の形態に係る別のプロセスステップを例示している。当該方法は、基板１を準備する工程から始まる。最も好ましくは、上記基板は、活性領域（例えばソースやドレイン）を含むＳｉウェハである。任意ではあるが、上記基板上に中間層を形成してもよい。当該中間層は、例えば、熱的アニール若しくはＨＦ浸漬（例えば２％ＨＦ溶液への浸漬）の後に得られる熱成長ＳｉＯ２層であってもよい。別の実施の形態では、上記中間層は、最大２ｎｍの膜厚を有する例えば窒化ケイ素若しくは酸窒化ケイ素層等の薄い堆積層であってもよい。基板１上には、希土類元素ベースの高ｋ材料層２を形成する。当該希土類ベース高ｋ材料層２は、約１ｎｍ〜最大２０ｎｍの膜厚で形成することが好ましく、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、及びＬｕ元素の少なくとも１種を含む、希土類元素の酸化物からなることが好ましい。最も好ましくは、上記希土類元素ベース高ｋ材料は、Ｄｙ及び／又はＳｃ含有高ｋ材料、例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３である。希土類元素ベース高ｋ材料層２は、最初アモルファス層として形成することが好ましい。使用されるプロセスに依存して、最初結晶層として形成される可能性があるけれども、そのため結晶となるときにはさらに別の熱処理が望まれる。明細書全体において使用される”基板”なる用語は、付加的な中間層を有さない基板、又は当該基板と高ｋ誘電体層の形成前において当該基板の上面に形成される全ての他の層（中間層も含む）との両方を含んだものを意味する。その後、上記希土類元素ベース高ｋ材料層２の上にゲート電極層３を形成する。当該ゲート電極層３は、ＴａＮ、ＴｉＮ、若しくはＴａＮ／ＴｉＮ層の複合物のような金属含有層であることが好ましい。その後、上記ゲート電極層３上にマスク層を形成する。最も好ましくは、当該マスク層は、感光性イメージング層４である。任意ではあるが、感光性イメージング層４の形成の前に形成された窒化ケイ素等のハードマスク層が存在してもよい。その後、ゲートパターンは、フォトリソグラフパターニングにより感光性イメージング層４に転写される。異方性ドライエッチングプロセスを適用して、ゲート電極層３にゲート構造８をエッチング形成する。ゲート電極層３をパターニングするのに使用されるプラズマは、Ｃｌ含有及び／又はＢｒ含有プラズマ、例えばＣｌ２、（Ｂｒ２）、ＨＢｒ及びＢＣｌ３含有プラズマである。当該プラズマは、さらに不活性化合物及び／又は窒素を含んでいてもよい。ゲート電極層３のドライエッチングの間、希土類元素ベース高ｋ材料層２はエッチングされない。これは、高ｋ材料層２は、上述のように、エッチングに対して極めて高い耐性を有するからである。高ｋ材料層２がＣｌ若しくはＢｒ含有プラズマにさらされない限り、高ｋ材料層２は、ゲート電極層３を形成するために使用されるエッチングプロセスを良好にエッチング停止させる。そのため、パターニングされたゲート電極層３は、高ｋゲート絶縁層領域７をも形成する。これは、高ｋ材料層２の露呈部分７を形成する。高ｋ材料層２の露呈部分７は、図３に示すように、高ｋ材料層６の露呈部分７に対して、塩化物化させるＣｌ元素のインシチュプラズマをさらす。しかしながら、被覆するゲート構造８により、インシチュプラズマが、領域８において高ｋ材料層２を塩化物化することが抑制される。
図３に例示する好ましい別の実施の形態では、部分的に塩化物化された高ｋ材料層６がウェットエッチングにより除去される。上記高ｋ材料層は、Ｄｙ及び／又はＳｃ含有高ｋ材料、例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３であることが好ましく、上記ウェットエッチングはウォータリンスにより行われることが好ましい。高ｋ材料層を完全に（基板上において選択的に）除去するため、他の塩化物化工程が必要とされる。最も好ましくは、上記塩化物化工程は、高ｋ材料層６にＣｌ含有プラズマをさらすことである。ここで、プラズマのエネルギーは、下層１及び集積回路の構造への構造的なダメージを防止するように、余り高すぎてはいけないことは理解されよう。下の基板若しくは層へのダメージを防止することが意図されており、基板バイアスは、約−３０Ｖである（しかしながら、基板バイアスは、横方向照射を防止するため、０とならないように維持すべきである）。高ｋ材料層にＣｌプラズマをさらす時間は、完全な塩化物化を達成するのに十分であることが必要である。次の工程では、残りの（塩化物化若しくは臭化物化された）高ｋ材料層６は、上述のようにウェットエッチングにより除去される。エッチング液により感光性イメージング層４が取り除かれない場合においては、当該層を取り除くため、そしてその後の構造物の表面を洗浄するため、付加的な工程を使用してもよい。
図４に例示する別の好ましい実施の形態では、高ｋ材料層１２の露呈部分１７は、Ｃｌ元素のインシチュプラズマにさらされ、これにより高ｋ材料層１６の露呈部分１７が塩化物化される。塩素（Ｃｌ）の種（イオン、ラジカル、及び原子）を含むインシチュプラズマにより、ゲート電極層１４のエッチング（パターニング）の間、高ｋ材料層１２の塩化物化が実行される。塩化物化の時間と照射は、高ｋ材料層の露呈部分が完全に塩化物化されるように設定される。そのため、Ｃｌ含有プラズマの照射を延長すること、言い換えればゲート電極パターニングが完了した後に、さらに（延長された）Ｃｌ含有プラズマ照射を行うことが好ましい。広範なＣｌ照射工程の間、横方向照射を防止するため、基板バイアスは零でないことが最も好ましく、適当な基板バイアスは−３０Ｖである。エッチング液により、感光性イメージング層１４が除去されなかった場合、当該層を取り除き、後の構造物の表面を洗浄するため、付加的な工程を使用してもよい。塩化物化の時間は、下の基板若しくは層がダメージを受けないよう、若しくは浸食を受けないように設定すべきである。
図５に示すようなさらに別の好ましい実施の形態では、ゲート電極層２４をパターニングするために使用されるプラズマは、塩素含有プラズマではなく、そしてゲート電極層２４のパターニングの間、塩化物化は起こらない。そのため、高ｋ材料層２３の露呈部分２７の塩化物化（若しくはＣｌ含有プラズマをさらすこと）及び／又は臭化物化（若しくはＢｒ含有プラズマをさらすこと）は、ゲート電極層２４のパターニングの後実行される。Ｃｌの種（イオン、ラジカル及び原子）を含むインシチュプラズマにより照射を行ってもよい。
完全にパターニングされたゲート酸化物層（希土類元素ベース高ｋ材料層）が得られるように、希土類元素ベースの高ｋ材料層２３を完全に除去するため、塩素（臭素）含有プラズマをさらす時間は、十分大きいことが必要である。ゲート電極層２４のパターニング直後、別の照射工程を備えることが好ましく、この間に、高ｋ材料層２３がさらに塩化物化（臭化物化）される。上記別の照射工程は、プラズマエッチングチャンバーから基板を取り出す前に実行することが好ましい。エッチング液により、感光性イメージング層４が取り除かれなかった場合において、上記層を取り除くため、そしてその後の構造物の表面を洗浄するため、付加的な工程を使用してもよい。
不活性化合物として窒素をさらに含む塩素含有ガスを使用する場合、水溶性の窒化ホウ素（ＢｘＮｙ）含有フィルムを、プラズマの状態に応じて、パターニングの間に形成することができる。当該窒化ホウ素含有フィルムは、パターニングの間、パターニングされた構造（ゲート構造）の垂直側面上に形成することが好ましい。当該窒化ホウ素含有フィルムは、複数のゲートスタック層の一つが塩素含有プラズマに対してあまりにも感度を有している場合に特に有利であり、パターニングされたゲート構造の垂直な側面が保護され、そしてさらなるパターニングの間の側面ダメージが抑制される。パターニングの間のバイアス設定（若しくは言い換えればパターニングの間の基板に印加される電圧）に依存して、上記水平表面上に窒化ホウ素フィルムを部分的に形成してもよい。窒化ホウ素フィルムは、ウェット除去工程による希土類元素ベースの高ｋ材料層の塩化物化（臭化物化）された部分の除去と同時に取り除いてもよい。最も好ましくは、除去工程はウォータリンスにより行う。
ゲート電極のパターニングの間若しくはゲート電極のパターニングの後、希土類元素ベース高ｋ材料を塩化物化するために使用される塩素含有プラズマは、零とは異なる基板バイアスを有する。最も好ましくは、基板バイアスは、約−３０ボルトである。
ゲート電極のパターニングの間若しくはゲート電極のパターニングの後、希土類元素ベース高ｋ材料、例えばＤｙ及び／又はＳｃ含有高ｋ材料（ＤｙＳｃＯ３及び／又はＤｙ２Ｏ３）の塩化物化のために使用される塩素含有プラズマは、１００Ｗ〜１２００Ｗの範囲のプラズマパワーを有することが好ましい。より好ましくは当該プラズマパワーは約４５０Ｗである。
ゲート電極のパターニングの最中若しくは後に、希土類元素ベースの高ｋ材料層の塩化物化を実行するために使用されるプラズマチャンバ内の圧力は、最小０．６６６Ｐａ（５ｍＴ）〜最大１０．６６５Ｐａ（８０ｍＴ）の範囲にあることが好ましい。当該圧力は、１．３３３Ｐａ（１０ｍＴ）であることがより好ましい。
ゲート電極のパターニングの最中若しくは後に、希土類元素ベースの高ｋ材料層の塩化物化を実行するために使用される塩素含有プラズマは、１００℃以下の温度を有することが好ましく、最も好ましくは、ドライエッチングパターニングの最中のプラズマ温度は約６０℃である。
希土類元素ベース高ｋ材料層にＣｌ含有プラズマをさらす好ましい時間は、高ｋ材料層の膜厚、基板バイアス等のプラズマ設定値に依存する。より高い基板バイアスは、より大きなイオン照射を与えるであろうし、それゆえ塩素プラズマをさらす間、希土類ベースの高ｋ材料層（例えばＤｙＳｃＯ３）の膜厚を減少させることができる。
もし必要であれば、最初の塩素含有プラズマでの塩化物化工程と、希土類元素ベース高ｋ材料層の塩化物化（臭化物化）された部分を取り除く工程との一連の工程を、高ｋ含有層の完全な除去（選択的な除去）及び／又はゲート電極構造の完全なパターニングが得られるまで繰り返してもよい。
もし必要であれば、同時に塩化物化（臭化物化）されるゲート電極のパターニングの間、希土類元素ベース高ｋ材料層の塩化物化（臭化物化）工程を、パターニング後塩化物化工程が実行される工程と結び付けてもよい。
本発明のさらに別の目的は、シリコン及び二酸化珪素に対する希土類元素ベース高ｋ材料層の選択的除去が可能となるように、希土類元素ベース高ｋ材料層の塩化物化のための（臭化物化）プラズマの使用を開示することにある。ウェット除去工程を用いて除去を行っても良く、最も好ましくは当該ウェット除去工程はウォータリンスにより行う。
Ｄｙ及びＳｃ（及びこれらの酸化物）はエッチングすることが可能であるので、当該エッチングはそこで容易に停止されうる。Ｄｙ及び／又はＳｃ含有高ｋ材料（例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３）の上面において金属ゲート（ＴｉＮ及びＴａＮ）をパターニングするために、塩素含有ガス（Ｃｌ２及びＢＣｌ３）を使用することができる。これは、塩化チタニウム及び塩化タンタルは揮発性を有し、ウェハ（Ｓｉ、ＳｉＯ２）上に存在する他の材料に対してかなりの選択性を有するからである。
実施例１：ＤｙＳｃＯ ３ 層の形成
ＤｙＳｃＯ３層を原子層堆積装置（ＡＶＤ（登録商標））により形成する。ＡＶＤ（登録商標）は、分離した、独立のインジェクタから、パルスモードで前駆物質を導入する。ＤＩ Ｈ２Ｏ／Ｏ３溶液中で形成された薄いＳｉＯ２層上に全ての層を形成した。この処理により、約０．８ｎｍの膜厚のＳｉＯ２層が得られ、通常これは”ＩＭＥＣ−クリーン”出発表面と称される。実験において、ＡＶＤ（登録商標）によりＤｙＳｃＯ層を形成するために使用される前駆物質は、Ｄｙ（ｍｍｐ）３（トリス（１−メトキシ−２−メチル−２−プロポキシ）ディスプロシウム、Ｄｙ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）３）及びＳｃ（ｍｍｐ）３（［トリス（１−メトキシ−２−メチル−２−プロポキシ）スカンジウム、Ｓｃ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）３］）である。図２において、Ｄｙ／Ｓｃの比率が８０／２０であるＤｙＳｃＯについての成長曲線を示す。膜厚と注入されたパルスの全体の回数との間には、直線関係が見られる。Ｓｃパルスに対して注入されたＤｙの割合を変化させることにより、形成される層の組成を変更することができ、これらの前駆物質により、純粋なＤｙ２Ｏ３から純粋なＳｃ２Ｏ３までの範囲に及ぶ層を析出することができることが示された。Ｓｃ前駆物質の効率は、Ｄｙ前駆物質と比較して６倍以上高いことが分かった。結果として、０．８６と等しい前駆物質のパルス比率［Ｄｙ／（Ｄｙ＋Ｓｃ）］では、５０／５０の組成が得られる。５ｎｍ未満の膜厚の層について３〜５％の実効膜厚値を有する層は、原子間力顕微鏡による測定により、非常に滑らかであることが分かった。前駆物質は、０．１Ｍの濃度のトルエンに（安定化剤としてテトラグリムを使用して）溶解した。
当該層の膜厚は、ＫＬＡ／ＴＥＮＣＯＲ ＡＳＥＴ Ｆ５を使用して分光偏光解析法（ＳＥ）により測定した。析出された層の反射率及び膜厚を決定するために、単一層モデルを使用した（すなわち、高ｋ材料層と、この高ｋ材料層とＳｉ基板との間の中間層（ＩＬ）とが一つの層として測定される）。選択された一連のサンプルでは、ＳＥによる膜厚は、透過型電子顕微鏡（ＴＥＭ）により実証され、これらの異なる技術間で良好な相互関係が示された。異なる層の組成を、Ｘ線光電子分光法（ＸＰＳ）若しくはラザフォード後方散乱分光法（ＲＢＳ）により決定した。当該層におけるコンタミネーションの量を、飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ）により評価した。当該表面の粗さを原子間力顕微鏡（ＡＦＭ）で測定した。
実施例２：ＤｙＳｃＯ ３ 層を塩化物化し塩化物化されたＤｙＳｃＯ ３ を水により除去するためのＢＣｌ ３ 若しくはＣｌ ２ プラズマの使用
原子層堆積法（ＡＶＤ（登録商標））により形成されたＤｙＳｃＯ３層を備えるウェハをラム ヴェルシス２３００ＴＣＰエッチング反応炉内でエッチングした。当該炉は、プラズマのパワー及び基板のバイアスを別々に制御することができる。当該エッチングは、２つのガス、Ｃｌ２若しくはＢＣｌ３のいずれかを使用して、プラズマパワー４５０Ｗ、基板バイアス−３０Ｖ、圧力１０ｍＴで３０秒間実行した。エッチングの前及び後の当該層の厚さを分光偏光解析法により測定した。その後、当該エッチングされた層を１０分間ＤＩウォータリンスにさらし、膜厚を再び測定した。
一面ＤｙＳｃＯ３（３０ｎｍの層）からなるウェハについて実行したエッチング速度試験により、予測に対する裏付けをとった。Ｃｌ２のケースでは、物理的なスパッタリングにより、おそらく１．５ｎｍのＤｙＳｃＯ３を除去した。ウォータリンスによりさらに１．２ｎｍ（おそらく塩化物化された表面層）を除去した。ＢＣｌ３によりＤｙＳｃＯ３の上面に４．３ｎｍＢｘＮｙの層を形成することができることが分かった。ウォータリンスにより、形成された層プラス１．５ｎｍのＤｙＳｃＯ３（おそらく塩化物化された表面層）を除去した。
我々は、上述した条件では、エッチング速度が純粋なＣｌ２において約３ｎｍ／分、純粋なＢＣｌ３において零であることを結論付けた。両方のガスにより、３０秒間ＤｙＳｃＯ３の１−１．５ｎｍの層を塩化物化した。これはウォータリンスにより除去することができる。
Ｃｌ２プラズマ及び／又はＢＣｌ３プラズマによるＤｙＳｃＯ３マテリアルの塩化物化により、ＤｙＳｃＯ３マテリアルを水溶性の塩化物化ＤｙＳｃＯ３マテリアルに変換することができ、半導体デバイスにおいてゲートスタック材料として使用されるシリコン、二酸化珪素、及び他の材料からそれを選択的に除去することができることが結論付けられた。
図１は、本発明に係る方法を使用して除去実験を行った後のＤｙＳｃＯ３膜厚を例示している。最初膜厚は１０ｎｍであり、３０秒間Ｃｌ２プラズマをさらした後、おそらく物理的スパッタリングにより約１．５ｎｍが取り除かれる。ＢＣｌ３プラズマは上面にフィルムとして形成されるが（おそらくＢｘＣｌｙフィルム）、しかしながら、結果的に膜厚を減少させることはない。ＤｙＳｃＯ３にＣｌ２をさらした場合、ウォータリンスにより約１．５ｎｍ取り除かれ（おそらく塩化物化された層）、ＢＣｌ３をさらした場合、約５．５ｎｍが取り除かれる（ＢｘＣｌｙフィルムプラス塩化物化されたＤｙ及び／又はＳｃ含有高ｋ材料層（例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３））。現実のデバイスにおいて、Ｄｙ及び／又はＳｃ含有高ｋ材料層（例えばＤｙＳｃＯ３及び／又はＤｙ２Ｏ３）の膜厚は、通常２−４ｎｍの範囲にある。
図１は、好ましい実施の形態に従って除去実験を行った後のＤｙＳｃＯ３の厚みを示している。最初の膜厚は１０ｎｍであり、３０秒間Ｃｌ２プラズマをさらした後、約１．５ｎｍが除去された。おそらく、物理的なスパッタリングのためである。ＢＣｌ３プラズマは、上面にフィルムとして形成されるが（おそらくＢｘＣｌｙフィルム）、膜厚の減少は起きない。ＤｙＳｃＯ３にＣｌ２をさらした場合（おそらく塩化物化された層）、ウォータリンスにより約１．５ｎｍが取り除かれ、ＢＣｌ３をさらした場合（ＢｘＣｌｙフィルムプラス塩化物化されたＤｙＳｃＯ３）、約５．５ｎｍが取り除かれる。実際のデバイスにおいてＤｙＳｃＯ３の膜厚は、通常２−４ｎｍの範囲にある。 図２は、好ましい実施の形態に係るフローチャートを例示しており、シリコン含有基板上で希土類元素ベース高ｋ材料の選択的除去が実行される。 図３は、好ましい実施の形態に係る別のプロセスステップを例示しており、シリコン含有基板上で、希土類元素ベースの高ｋ材料を選択的に除去し、これによりゲート電極層のパターニングの間部分的に塩化物化が実行され、付加的な塩化物化ステップの間塩化物化が完全なものとされる。 図４は、好ましい実施の形態に係るさらに別のプロセスステップを例示しており、シリコン含有基板上で、希土類元素ベースの高ｋ材料を選択的に除去し、これによりゲート電極層のパターニングの間完全に塩化物化が実行される。 図５は、好ましい実施の形態に係る別のプロセスステップを例示しており、シリコン含有基板上で、希土類元素ベースの高ｋ材料を選択的に除去し、これによりゲート電極層のパターニングの後塩化物化が実行される。

Claims (18)

  1. 基板上で希土類元素含有層を少なくとも部分的に除去するための方法であって、
    基板を準備する工程と、
    上記基板上に上記希土類元素含有層を形成する工程と、
    上記希土類元素含有層の少なくとも一部を露出させるために、感光性イメージング層を形成しマスク構造を形成する工程と、
    上記の希土類元素含有層の露出部分にＣｌ含有及び／又はＢｒ含有プラズマをさらし、上記の露出される希土類元素含有層の少なくとも一部を塩化物化又は臭化物化する工程と、
    上記の希土類元素含有層の塩化物化又は臭化物化された部分をウェットエッチングを用いて除去する工程と、
    を備え、
    上記希土類元素含有層は、ＤｙＳｃＯ３、ＬａＳｃＯ３、ＰｒＳｃＯ３、ＮｄＳｃＯ３、ＧｄＳｃＯ３、ＴｂＳｃＯ３、ＨｏＳｃＯ３、ＥｒＳｃＯ３、ＴｍＳｃＯ３、ＹｂＳｃＯ３、及びＬｕＳｃＯ３の少なくとも１種から選択されるスカンジウム酸化物を含む高ｋ材料であることを特徴とする方法。
  2. 上記の希土類元素含有層の露出部分にさらす工程が、異方性ドライエッチングプラズマを使用して実行されることを特徴とする請求項１記載の方法。
  3. 上記の希土類元素含有層の少なくとも一部の除去が、希土類元素含有層にゲート構造をパターニングすることに関連することを特徴とする請求項１記載の方法。
  4. 上記希土類元素含有層が高ｋゲート誘電体層であり、
    その構造が半導体デバイスにおけるゲート構造であることを特徴とする請求項３記載の方法。
  5. 上記希土類元素含有層が高ｋ誘電体層であり、
    上記高ｋ誘電体層の形成工程の後、さらに、
    上記高ｋ誘電体層上にゲート電極層を形成する工程と、
    ゲート構造を形成するため、感光性イメージング層を形成し、上記感光性イメージング層にフォトリソグラフパターンを転写する工程と、
    上記ゲート電極層に上記ゲート構造のパターンを転写する工程と、
    を備えることを特徴とする請求項１記載の方法。
  6. 上記ゲート電極層がＴａＮ、ＴｉＮ、ＴａＮ／ＴｉＮ層の一つであることを特徴とする請求項５記載の方法。
  7. 上記の希土類元素含有層の露出部分にさらす工程が、Ｃｌ及び／又はＢｒ含有プラズマを使用して上記ゲート電極層に上記ゲート構造を転写する工程の間に、異方性ドライエッチングプラズマにより実行され、上記希土類元素含有層の露出部分が塩化物化又は臭化物化されることを特徴とする請求項５記載の方法。
  8. 上記希土類元素含有層が、ＤｙＳｃＯ３を含む高ｋ材料層であることを特徴とする請求項１記載の方法。
  9. 上記Ｃｌ含有プラズマがＣｌ２若しくはＢＣｌ３含有プラズマであることを特徴とする請求項１記載の方法。
  10. 上記Ｂｒ含有プラズマが、Ｂｒ２若しくはＨＢｒ含有プラズマであることを特徴とする請求項１〜９のいずれかに記載の方法。
  11. 上記の塩化物化又は臭化物化された希土類元素含有層の一部を取り除く工程の後、さらに、上記感光性イメージング層の残りの部分を除去する工程を備えることを特徴とする請求項１記載の方法。
  12. 上記基板が、シリコンウェハであることを特徴とする請求項１記載の方法。
  13. 上記ウェットエッチングが、ウォータベースのリンスにより行われることを特徴とする請求項１記載の方法。
  14. 上記の高ｋ材料層の露出部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間の基板バイアスが、−３０Ｖであることを特徴とする請求項１記載の方法。
  15. 上記の高ｋ材料層の露出部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーが、１００Ｗ〜１２００Ｗの範囲にあることを特徴とする請求項１記載の方法。
  16. 上記の高ｋ材料層の露出部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーが、４５０Ｗであることを特徴とする請求項１記載の方法。
  17. 上記の高ｋ材料層の露出部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマ圧力が、１０ｍＴ（１．３３３Ｐａ）〜８０ｍＴ（１０．６６５Ｐａ）であることを特徴とする請求項１記載の方法。
  18. 半導体装置においてゲート構造をパターニングするために用いられる、請求項１に係る方法。
JP2007275170A 2006-10-23 2007-10-23 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去 Active JP5247115B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US85389506P 2006-10-23 2006-10-23
US60/853,895 2006-10-23
US94586407P 2007-06-22 2007-06-22
US60/945,864 2007-06-22

Publications (3)

Publication Number Publication Date
JP2008182187A JP2008182187A (ja) 2008-08-07
JP2008182187A5 JP2008182187A5 (ja) 2010-07-22
JP5247115B2 true JP5247115B2 (ja) 2013-07-24

Family

ID=38826433

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007275189A Active JP5221928B2 (ja) 2006-10-23 2007-10-23 Ｙｂがドープされたポリシリコンゲートのドライエッチング方法
JP2007275170A Active JP5247115B2 (ja) 2006-10-23 2007-10-23 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007275189A Active JP5221928B2 (ja) 2006-10-23 2007-10-23 Ｙｂがドープされたポリシリコンゲートのドライエッチング方法

Country Status (3)

Country Link
US (2) US7390708B2 (ja)
EP (2) EP1923910B1 (ja)
JP (2) JP5221928B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073158B2 (en) * 2002-05-17 2006-07-04 Pixel Velocity, Inc. Automated system for designing and developing field programmable gate arrays
US20080036864A1 (en) * 2006-08-09 2008-02-14 Mccubbrey David System and method for capturing and transmitting image data streams
US20080151049A1 (en) * 2006-12-14 2008-06-26 Mccubbrey David L Gaming surveillance system and method of extracting metadata from multiple synchronized cameras
WO2008103850A2 (en) * 2007-02-21 2008-08-28 Pixel Velocity, Inc. Scalable system for wide area surveillance
US20090086023A1 (en) * 2007-07-18 2009-04-02 Mccubbrey David L Sensor system including a configuration of the sensor as a virtual sensor device
JP2009152439A (ja) * 2007-12-21 2009-07-09 Elpida Memory Inc 半導体装置の製造方法
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス
KR20100081764A (ko) * 2009-01-07 2010-07-15 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
US8101525B2 (en) * 2009-02-13 2012-01-24 Applied Materials, Inc. Method for fabricating a semiconductor device having a lanthanum-family-based oxide layer
JP5592083B2 (ja) 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
EP2499827A4 (en) * 2009-11-13 2018-01-03 Pixel Velocity, Inc. Method for tracking an object through an environment across multiple cameras
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
RU2450385C1 (ru) * 2010-10-13 2012-05-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Состав газовой смеси для формирования нитрид танталового металлического затвора методом плазмохимического травления
US9589827B2 (en) * 2014-06-16 2017-03-07 International Business Machines Corporation Shallow trench isolation regions made from crystalline oxides
US9455317B1 (en) 2015-06-24 2016-09-27 International Business Machines Corporation Nanowire semiconductor device including lateral-etch barrier region
CN106865488B (zh) * 2017-02-08 2018-08-21 上海华虹宏力半导体制造有限公司 锗层图形化方法及硅基mems运动传感器的制造方法
US10720516B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack structure and method for forming the same
JP7250397B2 (ja) * 2017-08-11 2023-04-03 東京エレクトロン株式会社 ハロゲン不活性化を使用した選択的膜堆積
WO2019244174A2 (en) * 2018-06-22 2019-12-26 Indian Institute Of Technology Bombay Method for fabricating germanium/silicon on insulator in radio frequency sputter system
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法
KR102623838B1 (ko) 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111653477A (zh) * 2020-05-09 2020-09-11 中国科学院微电子研究所 氧化钇薄膜的形成方法及系统
CN111710603A (zh) * 2020-06-24 2020-09-25 中国科学院微电子研究所 一种刻蚀方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270427A (ja) * 1997-03-27 1998-10-09 Toshiba Corp アルミニウム合金のパターニング方法およびパターニング装置
US6682999B1 (en) * 1999-10-22 2004-01-27 Agere Systems Inc. Semiconductor device having multilevel interconnections and method of manufacture thereof
JP3490669B2 (ja) * 2000-07-18 2004-01-26 株式会社日立製作所 不揮発性材料のエッチング方法および装置
US6764898B1 (en) * 2002-05-16 2004-07-20 Advanced Micro Devices, Inc. Implantation into high-K dielectric material after gate etch to facilitate removal
JP2004165555A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4358556B2 (ja) * 2003-05-30 2009-11-04 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
JP2006054354A (ja) * 2004-08-13 2006-02-23 Nippon Telegr & Teleph Corp <Ntt> 酸化物基板の表面処理方法
US20060068603A1 (en) * 2004-09-30 2006-03-30 Tokyo Electron Limited A method for forming a thin complete high-permittivity dielectric layer
US7701034B2 (en) * 2005-01-21 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in integrated circuit fabrication
US7504329B2 (en) * 2005-05-11 2009-03-17 Interuniversitair Microelektronica Centrum (Imec) Method of forming a Yb-doped Ni full silicidation low work function gate electrode for n-MOSFET
US7432139B2 (en) * 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US7166485B1 (en) * 2005-07-05 2007-01-23 Sharp Laboratories Of America, Inc. Superlattice nanocrystal Si-SiO2 electroluminescence device
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
JP2007123527A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体装置の製造方法
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
JP2007161952A (ja) * 2005-12-16 2007-06-28 Konica Minolta Medical & Graphic Inc 放射線画像変換パネルとその製造方法
US20080014689A1 (en) * 2006-07-07 2008-01-17 Texas Instruments Incorporated Method for making planar nanowire surround gate mosfet
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
JP2008135765A (ja) * 2007-12-21 2008-06-12 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
EP1923910A2 (en) 2008-05-21
EP1923910B1 (en) 2018-06-13
US7521369B2 (en) 2009-04-21
EP1916708B1 (en) 2013-05-22
US20080096372A1 (en) 2008-04-24
US20080096374A1 (en) 2008-04-24
JP2008112998A (ja) 2008-05-15
JP5221928B2 (ja) 2013-06-26
EP1923910A3 (en) 2009-07-08
EP1916708A2 (en) 2008-04-30
EP1916708A3 (en) 2009-07-15
US7390708B2 (en) 2008-06-24
JP2008182187A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5247115B2 (ja) 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去
US7132370B2 (en) Method for selective removal of high-k material
EP0746015B1 (en) Silicon etching method
US9570317B2 (en) Microelectronic method for etching a layer
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
KR100806433B1 (ko) 박막층의 제거를 위한 프리-에치 주입 손상
US5948702A (en) Selective removal of TixNy
TW201905987A (zh) 半導體裝置與其形成方法
JP2007073952A (ja) 高誘電率材料をエッチングする方法
JPH0621018A (ja) ドライエッチング方法
WO2012023387A1 (ja) トランジスタの製造方法
JP2007081383A (ja) 微細構造の製造方法
US7192835B2 (en) Method of forming a high-k film on a semiconductor device
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
US6828187B1 (en) Method for uniform reactive ion etching of dual pre-doped polysilicon regions
JP2011100822A (ja) 半導体素子加工方法
JP3570903B2 (ja) 半導体装置の製造方法
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
TW569347B (en) Method for selectively removing metal compound dielectric layer with high dielectric constant
JP2007053391A (ja) 半導体集積回路装置の製造方法
Brun et al. Plasma etch challenges at 14nm and beyond technology nodes in the BEOL
Lin et al. Damascene replacement metal gate process with controlled gate profile and length using Si 1-x Ge x as sacrificial material
KR20040001958A (ko) 세정 케미컬 및 그를 사용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130409

R150 Certificate of patent or registration of utility model

Ref document number: 5247115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250