KR20100081764A - 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR20100081764A
KR20100081764A KR1020090001154A KR20090001154A KR20100081764A KR 20100081764 A KR20100081764 A KR 20100081764A KR 1020090001154 A KR1020090001154 A KR 1020090001154A KR 20090001154 A KR20090001154 A KR 20090001154A KR 20100081764 A KR20100081764 A KR 20100081764A
Authority
KR
South Korea
Prior art keywords
pattern
etching
layer
mask
patterns
Prior art date
Application number
KR1020090001154A
Other languages
English (en)
Inventor
장종광
신홍재
이내인
남서우
이인근
이정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090001154A priority Critical patent/KR20100081764A/ko
Priority to US12/655,837 priority patent/US20100173497A1/en
Publication of KR20100081764A publication Critical patent/KR20100081764A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 기판을 제공하고, 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고, 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고, 제1 식각 마스크를 이용하여 제2 층 및 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고, 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고, 제2 식각 마스크를 이용하여 중간 마스크 패턴의 제2 패턴의 일부를 제2 식각하여, 제1 패턴 상에 제2 패턴의 일부가 남겨져 있도록 하고, 제2 식각 마스크를 이용하여 중간 마스크 패턴의 남겨진 제2 패턴의 일부와, 제1 패턴을, 제2 식각과 다른 컨디션으로 제3 식각하여 최종 마스크 패턴을 형성하고, 최종 마스크 패턴을 이용하여 피식각층을 패터닝하는 것을 포함한다.
반도체 집적 회로 장치, 더블 패터닝, 피트(pit)

Description

반도체 집적 회로 장치의 제조 방법 {Fabricating method of semiconductor integrated circuit devices}
본 발명은 반도체 집적 회로 장치의 제조 방법에 관한 것이다.
최근 반도체 집적 회로 장치의 고집적화에 따라 디자인 룰이 점차 축소되고 있어 이로 인해 반도체 집적 회로 장치의 미세 패턴 구현이 점차 어려워지고 있다. 이에 반도체 집적 회로 장치의 제조 공정에 있어서도, 디자인 율의 감소로 게이트 사이의 공간 마진을 조절하기가 점차 어려워지고 있는 실정이다.
이에 따라, 제1 방향의 라인 패턴을 형성하고, 제1 방향과 다른 제2 방향의 라인 패턴을 형성하여 하드 마스크 패턴을 형성하는 더블 패터닝(double patterning) 방식에 대한 연구가 진행되고 있다.
그런데, 더블 패터닝을 진행하는 동안, 제1 방향과 제2 방향이 오버랩(overlap)되는 영역이 중복 시각됨으로써 피식각층의 손상이 야기되는 어려움이 있었다.
본 발명이 해결하고자 하는 과제는, 신뢰성이 향상된 반도체 집적 회로 장치를 제조하기 위한 반도체 집적 회로 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법은, 기판을 제공하고, 상기 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고, 상기 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고, 상기 제1 식각 마스크를 이용하여 상기 제2 층 및 상기 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고, 상기 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 상기 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고, 상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 상기 제2 패턴의 일부를 제2 식각하여, 상기 제1 패턴 상에 상기 제2 패턴의 일부가 남겨져 있도록 하고, 상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 남겨진 제2 패턴의 일부와, 상기 제1 패턴을, 상기 제2 식각과 다른 컨디션으로 제3 식각하여 최종 마스크 패턴을 형성하고, 상기 최종 마스크 패턴을 이용하여 상기 피식각층을 패터닝하는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법은, 기판을 제공하고, 상기 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고, 상기 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고, 상기 제1 식각 마스크를 이용하여 상기 제2 층 및 상기 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고, 상기 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 상기 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고, 상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 상기 제2 패턴을 제2 식각하여, 상기 제1 패턴의 상면이 노출되도록 하고, 상기 노출된 제1 패턴의 상면에 희생층을 형성하고, 상기 제2 식각 마스크를 이용하여 상기 희생층과 상기 제1 패턴을, 상기 제2 식각과 다른 컨디션으로 제3 식각하여 최종 마스크 패턴을 형성하고, 상기 최종 마스크 패턴을 이용하여 상기 피식각층을 패터닝하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭 한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 중간 구조물의 단면도이다. 도 2a는 본 발명의 실시예들의 제1 식각 마스크 형성시 사용되는 제1 노광 마스크를 설명하기 위한 개념도이다. 도 2b 및 도 3은 도 2a의 Ⅰ-Ⅰ′선 및 Ⅱ-Ⅱ′선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다. 도 4a는 본 발명의 실시예들의 제2 식각 형성시 사용되는 제2 노광 마스크를 설명하기 위한 개념도이다. 도 4b 내지 도 6은 도 4a의 I-I'선, II-II'′선, 및 III-III'선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다. 도 7a는 본 발명의 실시예들의 최종 마스크 패턴을 설명하기 위한 개념도이다. 도 7b 및 도 8은 도 4a의 I-I'선, II-II'′선, 및 III-III'선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다. 도 9는 본 발명의 실시예들에 따른 반도체 집적 회로 장치의 제조 방법에 의해 제조된 게이트 패턴을 예시적으로 나타낸 사시도이다.
먼저, 도 1을 참조하여, 반도체 기판(100)을 제공하고, 반도체 기판(100)상에 피식각층(110), 제1 층(120) 및 제2 층(130)을 순차적으로 형성한다.
반도체 기판(100)은 예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP을 포함하는 그룹에서 선택되는 하나 이상의 반도체 재료로 이루어진 기판, SOI(Silicon On Insulator) 기판 등이 사용될 수 있다. 다만, 이는 예시적인 것에 불과하고 사용 목적에 따라 다른 물질이 사용될 수도 있다.
피식각층(110)은 반도체 기판(100) 상에 형성할 수 있다. 피식각층(110)은, 예를 들어, 폴리실리콘층일 수 있다. 피식각층(110)은 증착 공정, 예를 들어 화학적 기상 증착 공정을 통해 형성할 수 있다.
제1 층(120) 및 제2 층(130)을 피식각층(110) 상에 순차로 형성할 수 있다. 제1 층(120)은 예를 들어, TEOS(Tetra Ethyl Ortho Silicate; TEOS)층일 수 있다. 제2 층(130)은 예를 들어, 스핀 온 마스크(spin on mask)층일 수 있다. TEOS층 및 스핀 온 마스크층은 본 발명이 속하는 기술분야에서 널리 알려진 것이므로 그 설명은 생략한다.
나아가, 도면에 도시하지는 않았으나, 제2 층(130) 상에 반사 방지막을 더 형성할 수도 있다.
도 2a 및 도 2b를 참조하여, 제2 층(130a, 130b) 상에 제1 피치(pitch, P1)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크(220a, 220b)를 형성한다. 더욱 구체적으로, 제1 층(120a, 120b) 및 제2 층(130a, 130b)이 순차로 형성된 반도체 기판(100a, 100b) 상에 식각 마스크 물질을 도포하고, 사진 식각 공정을 진행하여 제1 식각 마스크(220a, 220b)를 형성할 수 있다. 식각 마스크 물질은, 예를 들어 포토레지스트일 수 있다.
도 2a에 도시된 바와 같이, 사진 식각 공정을 진행할 때, 제1 노광 마스크(200)를 이용하여 식각 마스크 물질을 선택적으로 제거할 수 있다. 제1 노광 마스크는, 제2 층(130a, 130b) 상에 형성될 제1 식각 마스크(220a, 220b)의 다수의 제1 라인 패턴에 대응하는 다수의 제1 노광 패턴(210)을 포함할 수 있다. 예를 들어, 다수의 제1 노광 패턴(210)은 다수의 제1 라인 패턴의 제1 피치(P1) 에 대응하 는 노광 피치(P1a)를 가질 수 있다.
제1 노광 마스크(200)는 다수의 제1 라인 패턴을 형성하는 영역에 대응하는 제1 영역(201)과, 그 밖의 영역에 대응하는 제2 영역(202)을 포함하고, 제1 영역(201) 및 제2 영역(202)에 의해 다수의 제1 노광 패턴(210)이 정의될 수 있다. 예를 들어, 빛에 노출된 영역이 현상 과정에서 제거되는 양성 포토레지스트를 식각 마스크 물질로 사용할 경우, 제1 영역(201)은 빛을 차단 시키는 차단 영역이고, 제2 영역(202)은 빛을 투과시키는 투과 영역일 수 있다. 반대로, 빛에 노출되지 않은 영역이 현상 과정에서 제거되는 음성 포토레지스트를 사용할 경우, 제1 영역(201)은 투과 영역이고, 제2 영역(202)은 차단 영역일 수 있다.
제1 노광 마스크(200)를 이용하여 사진 식각 공정을 진행하여, 도 2b의 좌측 도면에 도시된 바와 같이, 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크(220a)를 형성할 수 있다. 다수의 제1 라인 패턴은 제1 피치(P1)로 이격되고 제1 방향으로 연장될 수 있다. 이 때, 제1 노광 마스크(200)의 다수의 제1 노광 패턴(210)의 노광 피치(P1a)를 조절함으로써, 제1 식각 마스크(220a)의 제1 피치(P1)를 조절할 수 있다.
여기서, 제1 라인 패턴이 제1 피치(P1)로 이격된다는 것은, 다수의 제1 라인 패턴 각각을 인접하는 라인 패턴과 일정한 간격을 가지며 반복적으로 형성하는 것을 의미할 수 있다. 또한, 제1 피치(P1)의 의미는 인접하는 라인 패턴과의 거리를 의미할 수 있다. 예를 들어, 도 2b에 도시한 바와 같이, 서로 인접하는 두 라인 패턴에 대하여, 어느 하나의 라인 패턴의 일 측벽에서 다른 라인 패턴의 동일한 쪽의 일 측벽까지의 거리를 두고, 다수의 제1 라인 패턴을 반복적으로 형성할 수 있다. 이는 하나의 예시일 뿐, 다수의 제1 라인 패턴 각각이 동일한 라인 패턴을 가지지 않을 수도 있으며, 제1 피치(P1)를 결정하는 위치도 라인 패턴의 일 측벽에서 라인 패턴의 타 측벽 또는 라인 패턴의 중심부 등으로 다양하게 정할 수 있다.
도 2b의 우측 도면을 살펴보면, 반도체 기판(100b) 상에 피식각층(110b), 제1 층(120b), 제2 층(130b), 및 제1 식각 마스크(220b)가 차례로 적층될 수 있다. 도 2a에 도시된 바와 같이, 제1 식각 마스크(220a)의 다수의 제1 라인 패턴을 제1 방향으로 연장되도록 형성하기 때문에 제1 방향과 동일한 방향인 II-II'선을 따라 절단한 중간 구조물의 단면도에서는 제1 식각 마스크(220b)가 제2 층(130b)을 커버할 수 있다.
도 3을 참조하여, 제1 식각 마스크(도 2의 220a, 220b 참조)를 이용하여 제2 층(도 2의 130a, 130b 참조) 및 제1 층(도 2의 120a, 120b 참조)을 순차로 제1 식각하여, 제2 패턴(131a, 131b) 및 제1 패턴(121a, 121b)을 포함하는 중간 마스크 패턴(141a, 141b)을 형성한다.
더욱 구체적으로, 중간 마스크 패턴(141a, 141b)은 제1 식각 마스크(220a, 220b)를 식각 마스크로 하여 제1 식각 공정을 진행할 수 있다. 예를 들어, 제1 식각 공정은 이방성 식각일 수 있다.
도면에 도시된 바와 같이, 제1 식각 마스크(220a, 220b)를 이용하여 제2 층(130a, 130b) 및 제1 층(120a, 120b)을 제거하므로, 중간 마스크 패턴(141a, 141b)은 제1 식각 마스크(220a, 220b)의 다수의 제1 라인 패턴에 대응될 수 있다. 즉, 중간 마스크 패턴(141a, 141b) 역시 다수의 제1 라인 패턴을 포함할 수 있다.
도 3의 좌측 도면에 도시된 바와 같이, 중간 마스크 패턴(141a)의 다수의 제1 라인 패턴 각각은 인접하는 라인 패턴과 제1 피치(P1)로 이격될 수 있다.
도 3의 우측 도면에 도시된 바와 같이, 제2 패턴(131b) 및 제1 패턴(121b)은, 제1 식각 마스크(220b)에 의해 보호되어 식각되지 않고 잔존할 수 있다. 이어서, 중간 마스크 패턴(141a, 141b) 상의 제1 식각 마스크(220a, 220b)를 제거할 수 있다.
도 4a 및 도 4b를 참조하여, 중간 마스크 패턴(141a, 141b, 141c) 상에, 제2 피치(P2)로 이격되고 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크(320a, 320b)를 형성한다. 더욱 구체적으로, 중간 마스크 패턴(141a, 141b, 141c)이 형성된 기판(100a, 100b, 100c) 상에 식각 마스크 물질, 예를 들어 포토레지스트를 도포하고, 사진 식각 공정을 진행하여 제2 식각 마스크(320a, 320b)를 형성할 수 있다.
도 4a에 도시된 바와 같이, 제1 식각 마스크(도 2b의 220a, 220b 참조)를 형성할 때와 마찬가지로, 제2 노광 마스크(300)를 이용하여 사진 식각 공정을 진행하여, 식각 마스크 물질을 선택적으로 제거함으로써, 제2 식각 마스크(320a, 320b)를 형성할 수 있다. 제2 노광 마스크(300) 역시 제2 식각 마스크(320a, 320b)의 다수의 제2 라인 패턴의 제2 피치(P2)에 대응하는 노광 피치(P2b)를 포함하는 제2 노광 패턴(310)을 포함할 수 있다. 여기서, 제2 피치로 이격된다는 것은 앞서 설명한 제1 피치의 경우와 유사하다고 할 수 있다.
제2 노광 마스크(300)는 다수의 제2 라인 패턴을 형성하는 영역에 대응하는 제1 영역(301)과, 그 밖의 영역에 대응하는 제2 영역(302)을 포함하고, 예를 들어 양성 포토레지스트를 식각 마스크 물질로 사용할 경우, 제1 영역(301)이 차단 영역이고, 제2 영역(302)이 투과 영역일 수 있다.
제2 노광 마스크(300)를 이용하여 사진 식각 공정을 진행하여, 도 4b에 도시된 바와 같이, 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크(320a, 320b)를 형성할 수 있다. 다수의 제2 라인 패턴은 제2 피치(P2)로 이격되고 제2 방향으로 연장될 수 있다. 여기서, 제2 방향은 제1 방향과 서로 다른 방향이고, 예를 들어 도면에 도시된 바와 같이 제1 방향에 수직한 방향을 의미할 수 있다. 또한, 제2 식각 마스크(320a, 320b)의 제2 피치(P2) 는, 제2 노광 마스크(300)의 다수의 제2 노광 패턴(P2b)의 노광 피치를 이용하여 조절할 수 있다.
여기서, 중간 마스크 패턴(141a, 141b)을 형성한 후, 중간 마스크 패턴(141a, 141b) 상에 제1 희생층(135a, 135c)을 형성할 수 있다. 제1 희생층(135a, 135c)은 제2 층(도 1의 130 참조)과 동일한 물질, 예를 들어 스핀 온 하드마스크층일 수 있다. 제1 희생층(135a, 135c)은, 도 4b에 도시된 바와 같이, 중간 마스크 패턴(141a, 141b)에 의해 노출된 피식각층(110)을 매립할 수 있다. 예를 들어, 제1 희생층(135a, 135c)은 중간 마스크 패턴(141a, 141b) 간의 이격된 영역을 매립하도록 형성한 후, 평탄화 공정을 진행할 수 있다.
다수의 제1 라인 패턴을 포함하는 중간 마스크 패턴(141a, 141b) 및 제1 희생층(135a, 135c) 상에 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크(320a, 320b)를 형성할 때, 중간 마스크 패턴(141a, 141b) 및 제1 희생층(135a, 135c)과, 제2 식각 마스크(320a, 320b)의 배치 관계를 도 4b의 각 도면과 같이 설명할 수 있다.
더욱 구체적으로, 도 4b의 좌측 도면에 도시된 바와 같이, 제1 피치(P1)로 이격된 중간 마스크 패턴(141a) 및 제1 희생층(135a) 상에 제2 식각 마스크(320a)를 형성할 수 있다. 도 4b의 중앙 도면에 도시된 바와 같이, 제2 식각 마스크(320b)는 중간 마스크 패턴(141b) 상에 제2 피치(P2)로 이격되도록 형성할 수 있다. 또한, 도 4b의 우측 도면에 도시된 바와 같이, 제1 피치(P1)로 이격된 중간 마스크 패턴, 즉 제1 패턴(121c) 상에 형성된 제1 희생층(153c)을 노출시킬 수 있다. 예를 들어, 양성 포토레지스트를 사용할 경우, 제2 노광 마스크(도 4a의 300 참조)의 투과 영역(도 4a의 302 참조)에 대응하는 식각 마스크 물질을 제거하여 제1 패턴(121c)을 포함하는 제1 희생층(135a)을 노출시킬 수 있다.
도 5를 참조하여, 제2 식각 마스크(320a, 320b)를 이용하여 중간 마스크 패턴의 제2 패턴(132a, 132b, 132c) 및 제1 희생층(135c)의 일부를 제2 식각하여, 제1 패턴(121a, 121b, 121c) 상에 제2 패턴(132a, 132b, 132c) 및 제1 희생층(136c)의 일부가 남겨져 있도록 한다.
더욱 구체적으로, 제2 식각은, 제2 식각 마스크(320a, 320b)를 마스크로, 예를 들어 이방성 식각 공정을 진행할 수 있다. 예를 들어, 제2 식각은 제2 패턴(132a, 132b, 132c)의 일부만을 제거하여 제1 패턴(121a, 121b, 121c)이 노출되기 전 까지 진행할 수 있다. 또는, 제2 패턴(132a, 132b, 132c)의 일부 및 제1 희 생층(135a, 135c)의 일부를 제거하되, 제1 패턴(121a, 121b, 121c)이 노출되기 전 까지 진행할 수 있다.
도 5의 좌측 도면에 도시된 바와 같이, 중간 마스크 패턴(142a)과, 중간 마스크 패턴(142a)의 이격 영역을 매립하는 제1 희생층(135a)은 제2 식각 마스크(320a)에 의해 보호될 수 있다. 즉, 식각되지 않고, 제1 피치(P1)로 이격된 중간 마스크 패턴(142a)을 유지할 수 있다.
도 5의 중앙 도면에 도시된 바와 같이, 제2 식각 마스크(320b)를 이용하여 중간 마스크 패턴(142b)의 제2 패턴(132b)의 일부를 제거할 수 있다. 이 때, 제2 식각 마스크(320b)를 이용하므로, 제2 패턴(132b)의 일부를 제거하는 것은 제2 식각 마스크(320b)의 제2 피치(P2)에 정렬되도록 진행할 수 있다.
도 5의 우측 도면에 도시된 바와 같이, 제2 식각 마스크(320a, 320b)의 다수의 제2 라인 패턴 간의 개구부에 의해 노출된 제1 희생층(136c) 도 일부 제거한다. 이 때, 제1 식각 마스크(220a, 220b)는 제1 피치(P1)로 이격되어 제1 방향으로 연장되고, 제2 식각 마스크(320a, 320b)는 제2 피치(P2)로 이격되어 제2 방향으로 연장된다. 따라서, 중간 마스크 패턴(141a, 141b, 141c)과 제2 식각 마스크(320a, 320b)는 서로 교차되어 형성될 수 있다.
즉, 중간 마스크 패턴(141a, 141b, 141c) 중에서 제2 식각 마스크(320a, 320b)의 다수의 제2 라인 패턴 사이의 개구부에 의해 노출된 제1 희생층(316c)은 제2 식각을 통해 제거될 수 있다. 상술한 바와 같이, 제1 희생층(136c)을 제2 층(130)과 동일한 물질로 형성한 경우, 제2 식각 공정에 의해 제1 희생층(136c)과 제2 패턴(132b)은 함께 제거될 수 있다.
여기서, 중간 마스크 패턴(141a, 141b)의 제2 패턴(132b)의 일부를 제거한다는 것은, 제1 패턴(121a, 121b, 121c) 및 제2 패턴(132a, 132b)이 순차로 적층된 중간 마스크 패턴(141a, 141b)에 대하여 제1 패턴(121a, 121b, 121c) 상의 제2 패턴(132a, 132b) 각각의 일부 영역을 제거하는 것을 의미할 수 있다. 즉, 다시 말하면, 제2 패턴(132a, 132b)이 제1 패턴(121a, 121b, 121c)과 접하는 면을 제2 패턴(132a, 132b)의 하면이라 하고, 제2 식각 마스크(320b)에 의해 제2 패턴(132b)의 노출된 면을 제2 패턴(132b)의 상면이라 할 때, 제2 패턴(132b)의 상면을 연속적으로 식각하여 제2 패턴(132b)의 하면이 노출되기 전까지 제2 패턴(132b)을 제거하는 것을 의미할 수 있다.
제1 희생층(136a, 136c)도 마찬가지로, 제2 식각 마스크(320a)에 의해 보호되는 제1 희생층(136a)을 제외하고, 제2 식각 마스크(320a, 320b)의 제2 라인 패턴 간의 이격 거리에 의해 노출된 제1 희생층(136c)의 상면을 연속적으로 식각하여, 제1 패턴(131c)의 상면, 즉 제1 희생층(135c)의 하면이 노출되기 전까지 제1 희생층(135c)을 제거하는 것을 의미할 수 있다.
이어서, 도 6을 참조하여, 제2 식각 마스크(320a, 320b)를 이용하여 중간 마스크 패턴(143a, 143b)의 남겨진 제2 패턴(도 5의 132b 참조)의 일부와, 제1 희생층(도 5의 136c 참조)과, 제1 패턴(121c)을 제2 식각과 다른 컨디션으로 제3 식각한다.
더욱 구체적으로, 제3 식각 공정은, 제1 패턴(122a, 122b, 122c)에 대한 제2 패턴(132b)의 식각 선택비가 1인 공정 조건하에서 진행할 수 있다. 이 때, 식각 선택비가 1이라고 함은, 동일한 공정 조건에서 제1 패턴(122a, 122b, 122c) 및 제2 패턴(132b)에 식각 공정을 진행할 때, 제1 패턴(122a, 122b, 122c) 및 제2 패턴(132b)이 동일한 속도로 식각되는 것을 의미할 수 있다.
따라서, 제3 식각 공정에 의해, 남겨진 제2 패턴(132b)과 제1 패턴(121b, 121c)은 동일한 속도로 식각될 수 있다. 남겨진 제2 패턴(132b)과 제1 패턴(121b, 121c)을 동일한 속도로 식각하면, 최종 마스크 패턴(143b)에 의해 피식각층(110b, 110c)이 동시에 노출될 수 있다.
상술한 바와 같이, 제1 희생층(136c)이 제2 패턴(132b)과 동일한 물질로 형성될 경우, 제3 식각 공정에 의해, 남겨진 제2 패턴(132b), 남겨진 제1 희생층(136c), 및 제1 패턴(121c)은 동일한 속도로 식각될 수 있다.
도 7a 및 도 7b를 참조하여, 제2 식각 마스크(320a, 320b), 제2 패턴(133a, 133b), 및 제1 희생층(137a)를 제거하여 최종 마스크 패턴(122a, 122b)을 형성한다. 이 때, 제2 식각 마스크(320a, 320b), 제2 패턴(133a, 133b), 및 제1 희생층(137a)을 제거하는 것은, 예를 들어 애싱(ashing) 공정을 이용할 수 있다.
도 7a에 도시된 바와 같이, 최종 마스크 패턴(122a, 122b)은 제1 방향 및 제2 방향으로 서로 이격된 다수의 직사각형 패턴일 수 있다. 예를 들어, 다수의 직사각형 패턴 각각은 제1 방향으로 제2 피치(P1)로 이격되고, 제2 방향으로 제1 피치(P2)로 이격될 수 있다. 도 7b에 도시된 바와 같이, 최종 마스크 패턴(122a, 122b)의 제2 방향에 대하여 제1 피치(P1), 제1 방향에 대하여 제2 피치(P2)로 이격 된 최종 마스크 패턴(122a, 122b)을 형성할 수 있다.
후속 공정에서, 최종 마스크 패턴(122a, 122b)을 이용하여 피식각층(110a, 110b, 110c)을 패터닝하므로, 최종 마스크 패턴(122a, 122b)의 제1 및 제2 피치(P1, P2)를 조절하는 것은, 피식각층(110a, 110b, 110c)을 패터닝하여 형성될 게이트 구조의 간격을 결정할 수 있다. 나아가, 도면에서는 제1 및 제2 피치(P1, P2)가 서로 다른 경우를 도시하였으나, 경우에 따라서 서로 동일할 수도 있음은 물론이다.
이 때, 도면에 도시하지는 않았으나, 제2 패턴(131b) 및 제1 희생층(135c)의 일부를 제2 식각한 후, 남겨진 제2 패턴(132b) 상에 제2 희생층을 더 형성하고, 제1 희생층(135c), 제2 희생층, 남겨진 제2 패턴(132b), 및 제1 패턴(121c)을 동일한 식각 선택비로 제거할 수도 있다. 희생층에 대한 더욱 상세한 설명은 도 10 및 도 11에서 후술한다.
이어서, 도 8 및 도 9를 참조하여, 최종 마스크 패턴(122a, 122b)을 이용하여 피식각층(110a, 110b, 110c)을 패터닝한다. 더욱 구체적으로, 최종 마스크 패턴(122a, 122b)을 식각 마스크로 하여 피식각층(110a, 110b, 110c)을 이방성 식각할 수 있다.
도 8에 도시된 바와 같이, 식각 공정을 진행하여 최종 마스크 패턴(122a, 122b)에 정렬되도록 피식각층(110a, 110b, 110c)을 식각하여 피식각 패턴(111a, 111b)을 형성할 수 있다. 더욱 구체적으로, 피식각 패턴(111a, 111b)은 최종 마스크 패턴(122a, 122b)의 측벽에 정렬되도록 형성할 수 있다.
도 9에 도시된 바와 같이, 피식각 패턴(111)은, 예를 들어 다수의 직사각형 패턴으로 형성될 수 있다. 또한, 각 직사각형 패턴은 게이트 절연막(117) 및 게이트 도전층(116)을 포함할 수도 있다. 다수의 직사각형 패턴은 제1 방향으로는 제2 피치(P2)로 서로 이격되고, 제2 방향으로는 제1 피치(P1)로 서로 이격되도록 형성할 수 있다.
도면으로 도시하지 않았으나, 후속 공정을 진행하여 반도체 집적 회로 장치를 제조할 수 있을 것이다. 상기 후속 공정은 당업자에게 널리 알려진 사실이므로 이에 대한 설명은 생략하기로 한다.
이하, 도 10 및 도 11를 참조하여, 본 발명의 다른 실시예에 따른 집적 회로 장치의 제조 방법에 대하여 설명한다. 본 발명의 다른 실시예에 따른 집적 회로 장치의 제조 방법은 중간 마스크 패턴의 제2 패턴을 제2 식각하고, 제1 패턴 상에 희생층을 형성한다는 점에서 본 발명의 일 실시예에 따른 집적 회로 장치의 제조 방법과 구별될 수 있다.
도 10 및 도 11은 도 4a의 I-I'선 및 II-II'′선, 및 III-III'선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다. 본 발명의 일 실시예에 따른 집적 회로 장치와 실질적으로 동일한 구성 요소에 대해서는 설명의 편의를 위해 생략하거나 간략화한다.
이하에서는, 기판을 제공하고, 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고, 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고, 제1 식 각 마스크를 이용하여 제2 층 및 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고, 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성한 후의 공정 과정에 대하여 설명한다. 즉, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법의 도 4b 이후의 과정에 대하여 설명한다.
도 10을 참조하여, 제2 식각 마스크(320a, 320b)를 이용하여 중간 마스크 패턴(242a)의 제2 패턴(232b)을 제2 식각하여 제1 패턴(221b)의 상면이 노출되도록 한다.
더욱 구체적으로, 제2 식각은 제2 식각 마스크(320a, 320b)를 마스크로, 예를 들어 이방성 식각 공정을 진행할 수 있다. 즉, 제2 식각은 제2 패턴(232b)을 제거하여 제1 패턴(221b)의 상면이 노출되도록 진행할 수 있다.
도 11을 참조하여, 노출된 제1 패턴(221b)의 상면에 희생층(250b, 250c)을 형성한다.
이 때, 희생층(250b, 250c)은 노출된 제1 패턴(221b, 221c)이 커버되도록 형성할 수 있다. 또한, 희생층(250b, 250c)은 갭필(gapfill) 특성이 양호한 물질, 예를 들어, SOH, NFC, 평탄화 특성이 좋은 BARC 등을 포함할 수 있으나, 이에 한정되지 않음은 물론이다.
제2 식각 마스크(320a, 320b)를 이용하여 희생층(250b, 250c)과 제1 패턴(122c)을 제2 식각과 다른 컨디션으로 제3 식각하여, 도 7b에 도시된 바와 같은 최종 마스크 패턴(122a, 122b)을 형성한다.
더욱 구체적으로, 제3 식각 공정은, 제1 패턴(221b, 221c)에 대한 희생층(250b, 250c)의 식각 선택비가 1인 공정 조건하에서 진행할 수 있다. 이 때, 식각 선택비가 1이라고 함은, 동일한 공정 조건에서 제1 패턴(221b, 221c) 및 희생층(250b, 250c)에 식각 공정을 진행할 때, 제1 패턴(221b, 221c) 및 희생층(250b, 250c)이 동일한 속도로 식각되는 것을 의미할 수 있다.
따라서, 제3 식각 공정에 의해, 희생층(250b, 250c)과 제1 패턴(221b, 221c)은 동일한 속도로 식각될 수 있다. 희생층(250b, 250c)과 제1 패턴(221b, 221c)을 동일한 속도로 식각하면, 희생층(250c) 및 제1 패턴(221c)에 의해 보호된 피식각층(110)이 동시에 노출될 수 있다. 여기서, 동시에 노출된다는 것은 희생층(250c)에 의해 보호된 피식각층(110)의 상면과, 제1 패턴(221c)에 의해 보호된 피식각층(110)의 상면이 함께 노출되는 것을 의미할 수 있다.
이후, 후속 공정은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법과 실질적으로 동일하므로, 이에 대한 상세한 설명은 생략한다.
본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 따르면, 중간 마스크 패턴 상에 희생층을 형성하고 희생층과 제1 패턴을 함께 식각함으로써 제1 및 제2 패턴을 별도로 식각하는 경우보다 피식각층의 손상을 방지할 수 있다. 따라서, 신뢰성이 향상된 반도체 집적 회로 장치를 제조할 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 중간 구조물의 단면도이다.
도 2a는 본 발명의 실시예들의 제1 식각 마스크 형성시 사용되는 제1 노광 마스크를 설명하기 위한 개념도이다.
도 2b 및 도 3은 도 2a의 Ⅰ-Ⅰ′선 및 Ⅱ-Ⅱ′선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다.
도 4a는 본 발명의 실시예들의 제2 식각 형성시 사용되는 제2 노광 마스크를 설명하기 위한 개념도이다.
도 4b 내지 도 6은 도 4a의 I-I'선, II-II'′선, 및 III-III'선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다.
도 7a는 본 발명의 실시예들의 최종 마스크 패턴을 설명하기 위한 개념도이다.
도 7b 및 도 8은 도 4a의 I-I'선, II-II'′선, 및 III-III'선을 따라 반도체 집적 회로 장치의 중간 구조물을 절단한 단면도들이다.
도 9는 본 발명의 실시예들에 따른 반도체 집적 회로 장치의 제조 방법에 의해 제조된 게이트 패턴을 예시적으로 나타낸 사시도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 기판 110: 피식각층
111: 피식각 패턴 120: 제1 층
121a, 121b: 제1 패턴 130: 제2 층
131a, 131b: 제2 패턴 141a, 141b: 중간 마스크 패턴
220a, 220b, 320a, 320b: 식각 마스크
200, 300: 노광 마스크

Claims (10)

  1. 기판을 제공하고,
    상기 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고,
    상기 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고,
    상기 제1 식각 마스크를 이용하여 상기 제2 층 및 상기 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고,
    상기 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 상기 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고,
    상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 상기 제2 패턴의 일부를 제2 식각하여, 상기 제1 패턴 상에 상기 제2 패턴의 일부가 남겨져 있도록 하고,
    상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 남겨진 제2 패턴의 일부와, 상기 제1 패턴을, 상기 제2 식각과 다른 컨디션으로 제3 식각하여 최종 마스크 패턴을 형성하고,
    상기 최종 마스크 패턴을 이용하여 상기 피식각층을 패터닝하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제3 식각에서 상기 제1 패턴에 대한 상기 제2 패턴의 식각 선택비가 1인 반도체 집적 회로 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 중간 마스크 패턴을 형성한 후,
    상기 중간 마스크 패턴 상에 제1 희생층을 형성하는 것을 더 포함하는 반도체 집적 회로 장치의 제조 방법.
  4. 제3 항에 있어서,
    상기 중간 마스크 패턴의 상기 제2 패턴의 일부를 제2 식각한 후,
    상기 남겨진 제2 패턴의 일부 상에 제2 희생층을 형성하는 것을 더 포함하는 반도체 집적 회로 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 피식각층은 폴리실리콘층이고,
    상기 제1 층은 TEOS층이고,
    상기 제2 층은 스핀 온 하드마스크층인 반도체 집적 회로 장치의 제조 방법.
  6. 제1 항에 있어서, 상기 최종 마스크 패턴을 형성하는 것은,
    상기 제1 방향 및 상기 제2 방향으로 서로 이격된 다수의 직사각형 패턴을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  7. 기판을 제공하고,
    상기 기판 상에 피식각층, 제1 층, 및 제2 층을 순차적으로 형성하고,
    상기 제1 및 제2 층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고,
    상기 제1 식각 마스크를 이용하여 상기 제2 층 및 상기 제1 층을 순차로 제1 식각하여, 제2 패턴 및 제1 패턴을 포함하는 중간 마스크 패턴을 형성하고,
    상기 중간 마스크 패턴 상에, 제2 피치(pitch)로 이격되고 상기 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고,
    상기 제2 식각 마스크를 이용하여 상기 중간 마스크 패턴의 상기 제2 패턴을 제2 식각하여, 상기 제1 패턴의 상면이 노출되도록 하고,
    상기 노출된 제1 패턴의 상면에 희생층을 형성하고,
    상기 제2 식각 마스크를 이용하여 상기 희생층과 상기 제1 패턴을, 상기 제2 식각과 다른 컨디션으로 제3 식각하여 최종 마스크 패턴을 형성하고,
    상기 최종 마스크 패턴을 이용하여 상기 피식각층을 패터닝하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  8. 제7 항에 있어서, 상기 희생층을 형성하는 것은,
    상기 노출된 제1 패턴이 커버되도록 하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 제3 식각에서 상기 제1 패턴에 대한 상기 희생층의 식각 선택비가 1인 반도체 집적 회로 장치의 제조 방법.
  10. 제7 항에 있어서, 상기 최종 마스크 패턴을 형성하는 것은,
    상기 제1 방향 및 상기 제2 방향으로 서로 이격된 다수의 직사각형 패턴을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
KR1020090001154A 2009-01-07 2009-01-07 반도체 집적 회로 장치의 제조 방법 KR20100081764A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090001154A KR20100081764A (ko) 2009-01-07 2009-01-07 반도체 집적 회로 장치의 제조 방법
US12/655,837 US20100173497A1 (en) 2009-01-07 2010-01-06 Method of fabricating semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001154A KR20100081764A (ko) 2009-01-07 2009-01-07 반도체 집적 회로 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100081764A true KR20100081764A (ko) 2010-07-15

Family

ID=42311984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001154A KR20100081764A (ko) 2009-01-07 2009-01-07 반도체 집적 회로 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20100173497A1 (ko)
KR (1) KR20100081764A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102143431B1 (ko) 2013-12-06 2020-08-28 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
DE10154820B4 (de) * 2001-11-08 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
US7196005B2 (en) * 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
KR100843239B1 (ko) * 2007-03-08 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Also Published As

Publication number Publication date
US20100173497A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101460697B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN102969353B (zh) 多鳍片器件及其制造方法
KR101871748B1 (ko) 반도체 소자의 패턴 형성 방법
US20150303067A1 (en) Mechanisms for forming patterns
JP2855115B2 (ja) 半導体素子製造用コンタクトマスク
US9960123B2 (en) Method of forming semiconductor structure with aligning mark in dicing region
KR101095828B1 (ko) 반도체 소자의 형성 방법
KR101215645B1 (ko) 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
KR20100081764A (ko) 반도체 집적 회로 장치의 제조 방법
KR20060114431A (ko) 반도체소자의 제조방법
KR20020076455A (ko) 반도체소자의 제조방법
KR102128769B1 (ko) 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법
KR100527577B1 (ko) 반도체소자의 제조방법
CN113130751B (zh) 半导体结构的制作方法和半导体结构
KR100613392B1 (ko) 자기 정렬 콘택홀 형성 방법
CN114496741A (zh) 半导体结构的形成方法
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR100834267B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법
KR100946026B1 (ko) 반도체 소자의 패턴 형성방법
TWI716055B (zh) 具有精細圖案的半導體元件結構及其製備方法
CN118156223B (zh) 半导体结构的制备方法
KR20190085260A (ko) 반도체 소자의 제조 방법
TWI688012B (zh) 半導體結構的製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid