KR100613392B1

KR100613392B1 - 자기 정렬 콘택홀 형성 방법

Info

Publication number: KR100613392B1
Application number: KR1020040111049A
Authority: KR
Inventors: 황한규
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2006-08-17
Also published as: US7557038B2; KR20060072421A; US20060160356A1

Abstract

자기 정렬 콘택홀 형성 방법에 관한 것으로, 본 발명의 실시예에 따른 방법은, 차례로 적층된 게이트 산화막 패턴과 게이트 전극 패턴 및 하드 마스크 질화막 패턴과, 이 패턴들의 측벽에 형성되는 스페이서 질화막 패턴을 포함하는 게이트 구조를 반도체 기판 위에 형성하는 단계; 상기 게이트 구조를 덮는 층간 절연 산화막을 반도체 기판 위에 형성하는 단계; 상기 층간 절연 산화막 위에 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 마스크로 한 부분 식각(partial etch)을 실시하여 상기 층간 절연 산화막의 노출 부분을 설정 깊이만큼 제거함으로써 설정 깊이의 콘택홀 형성구를 형성하는 단계; 상기 콘택홀 형성구를 포함하는 층간 절연 산화막 위에 PE-SiN막을 형성하는 단계; 부분 식각을 실시하여 상기 콘택홀 형성구의 바닥면에 형성된 PE-SiN막을 제거함으로써 층간 절연 산화막의 일부를 노출시키는 단계; 및 상기 PE-SiN막을 마스크로 한 식각을 실시하여 상기 콘택홀 형성구 내부의 노출된 층간 절연 산화막을 제거함으로써 콘택홀을 형성하는 단계;를 포함한다.

콘택홀, 선택비, 콘택, 자기, 정렬, 스텝 커버리지, PE-SiN

Description

자기 정렬 콘택홀 형성 방법{METHOD FOR FABRICATING SELF ALIGNED CONTACT HOLE}

도 1 내지 도 4는 본 발명의 실시예에 따른 자기 정렬 콘택홀 형성 방법을 나타내는 공정 단면도이다.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 자기 정렬 콘택홀 형성 방법에 관한 것이다.

반도체 장치의 집적도가 증가함에 따라 반도체 장치의 다층화는 필수적인 사항이 되고 있으며, 각 층을 이루는 각종 패턴의 미세화도 가속화되고 있다. 이에 따라 일반적인 리소그래피 공정으로는 층간의 정확한 중첩 정확도를 확보하기가 어렵다. 특히, 상기한 리소그래피 공정의 한계에 의해 콘택 형성시 도전층간의 단락이 발생하는 문제점을 극복하기 위한 많은 연구 및 개발이 진행되고 있다.

이에, 최근에는 하부층의 토폴로지(topology) 및 절연막간의 식각 선택비를 이용하여 콘택 형성시의 마진을 확보하고자 하는 자기 정렬 콘택(self-aligned contact) 기술이 일반화되어 있다.

상기한 자기 정렬 콘택 기술을 이용하여 비트라인 콘택홀을 형성하는 방법에 대해 개략적으로 살펴보면 다음과 같다.

먼저, 게이트 구조가 형성된 반도체 기판에 층간 절연 산화막을 증착하고, 그 상부에 콘택홀 마스크를 사용한 사진 공정을 통해 포토레지스트 패턴을 형성한다.

상기 게이트 구조는 차례로 적층된 게이트 산화막 패턴과 게이트 전극 패턴 및 하드 마스크 질화막 패턴과, 이 패턴들의 측벽에 형성되는 스페이서 질화막 패턴을 포함한다.

포토레지스트 패턴을 형성한 후에는 이 패턴을 식각 마스크로 사용하여 스페이서 질화막 패턴이 노출될 정도로 층간 절연 산화막을 건식 식각하여 콘택홀을 형성하고, 상기 콘택홀에 도전 물질을 매립 및 평탄화하여 자기 정렬 콘택을 형성한다.

그런데, 상기한 종래의 자기 정렬 콘택 형성 방법에 의하면, 콘택홀을 형성하기 위한 건식 식각시 스페이서 질화막 패턴이 노출되면서 다량의 폴리머가 발생하여 콘택홀 하부의 면적이 축소된다. 그리고, 이를 방지하기 위해 과도 식각을 실시하는 경우에는 산화막 패턴과 질화막 패턴의 식각 선택비 감소가 유발되고, 이로 인해 게이트 보호막의 증가가 유발되어 결국에는 콘택의 종횡비가 증가되는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 질화막의 개방 면적을 증 가시켜 산화막과의 선택비를 향상시킴으로써 산화막을 효과적으로 식각할 수 있는 자기 정렬 콘택홀 형성 방법을 제공함을 목적으로 한다.

상기한 본 발명의 목적은,

차례로 적층된 게이트 산화막 패턴과 게이트 전극 패턴 및 하드 마스크 질화막 패턴과, 이 패턴들의 측벽에 형성되는 스페이서 질화막 패턴을 포함하는 게이트 구조를 반도체 기판 위에 형성하는 단계;

상기 게이트 구조를 덮는 층간 절연 산화막을 반도체 기판 위에 형성하는 단계;

상기 층간 절연 산화막 위에 마스크막 패턴을 형성하는 단계;

상기 마스크막 패턴을 마스크로 한 부분 식각(partial etch)을 실시하여 상기 층간 절연 산화막의 노출 부분을 설정 깊이만큼 제거함으로써 설정 깊이의 콘택홀 형성구를 형성하는 단계;

상기 콘택홀 형성구를 포함하는 층간 절연 산화막 위에 PE-SiN막을 형성하는 단계;

부분 식각을 실시하여 상기 콘택홀 형성구의 바닥면에 형성된 PE-SiN막을 제거함으로써 층간 절연 산화막의 일부를 노출시키는 단계; 및

상기 PE-SiN막을 마스크로 한 식각을 실시하여 상기 콘택홀 형성구 내부의 노출된 층간 절연 산화막을 제거함으로써 콘택홀을 형성하는 단계;

를 포함한다.

상기 콘택홀 형성구는 게이트 구조, 특히 하드 마스크 질화막 패턴 또는 스페이서 질화막 패턴이 노출되지 않는 깊이로 형성한다.

이러한 구성에 의하면, 스텝 커버리지 특성이 열악한 PE-SiN막을 마스크로 사용하여 콘택홀을 형성함으로써, 산화막과의 선택비 향상으로 인해 산화막을 효과적으로 식각할 수 있으며, 콘택홀 형성시 발생하는 누설 마진을 획기적으로 증가시킬 수 있다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 1 내지 도 4는 본 발명의 실시예에 따른 자기 정렬 콘택홀 형성 방법을 나타내는 공정 단면도를 도시한 것이다.

먼저, 반도체 기판(미도시함) 위에 게이트 구조(10)를 형성한다. 상기 게이트 구조(10)는 반도체 기판 위에 도시하지 않은 게이트 산화막과 게이트 전극 및 하드 마스크 질화막을 순차 적층하고, 상기 막질들을 패터닝하여 게이트 산화막 패턴(10a)과 게이트 전극 패턴(10b) 및 하드 마스크 질화막 패턴(10c)을 형성한 후, 질화막(미도시함)을 증착 및 식각하여 상기 패턴들(10a,10b,10c)의 측벽에 스페이서 질화막 패턴(10d)을 형성하여 제조할 수 있다.

상기한 게이트 구조(10)를 형성한 후에는 반도체 기판 위에 층간 절연 산화막(12)을 증착하고, 그 상부에 콘택홀 형성을 위한 마스크막 패턴(14)을 형성한다. 상기 마스크막 패턴(14)은 포토레지스트막을 일정 두께로 형성한 후 사진 공정을 통해 형성할 수 있다.

마스크막 패턴(14)을 형성한 후에는 이 패턴(14)을 식각 마스크로 사용한 부 분 식각(partial etch)을 실시하여 상기 층간 절연 산화막(12)의 노출 부분을 설정 깊이만큼 제거함으로써 설정 깊이(D)의 콘택홀 형성구(12')를 형성한다.

이후, 도 2에 도시한 바와 같이, 상기 마스크막 패턴(14)을 제거하고, 콘택홀 형성구(12')를 포함하는 층간 절연 산화막(12) 위에 스텝 커버리지 특성이 열악한 PE-SiN막(16)을 형성한다.

다음으로, 도 3에 도시한 바와 같이 부분 식각을 실시하여 상기 콘택홀 형성구(12')의 바닥면에 형성된 PE-SiN막(16)을 제거함으로써 층간 절연 산화막(12)의 일부를 노출시킨다. 이때, 상기 층간 절연 산화막(12)의 상부면 및 콘택홀 형성구(12')의 측벽면에는 일정 두께의 PE-SiN막(16)이 잔류하게 된다.

계속하여, 도 4에 도시한 바와 같이 상기 PE-SiN막(16)을 마스크로 한 식각을 실시하여 콘택홀 형성구(12') 내부의 노출된 층간 절연 산화막(12)을 제거함으로써 콘택홀(18)을 형성하고, 이후에는 도 4에 도시한 상기 잔류하는 PE-SiN막(16)을 제거한다.

도시하지는 않았지만, PE-SiN막(16)을 제거한 후에는 상기 콘택홀(18)에 도전 물질을 매립 및 평탄화하여 자기 정렬 콘택을 형성한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 상세히 설명한 바와 같이 본 발명은 스텝 커버리지 특성이 열악한 PE-SiN막을 마스크로 사용하여 콘택홀을 형성함으로써, 산화막과의 선택비 향상으로 인해 산화막을 효과적으로 식각할 수 있으며, 콘택홀 형성시 발생하는 누설 마진을 획기적으로 증가시킬 수 있다.

Claims

차례로 적층된 게이트 산화막 패턴과 게이트 전극 패턴 및 하드 마스크 질화막 패턴과, 이 패턴들의 측벽에 형성되는 스페이서 질화막 패턴을 포함하는 게이트 구조를 반도체 기판 위에 형성하는 단계;

상기 게이트 구조를 덮는 층간 절연 산화막을 반도체 기판 위에 형성하는 단계;

상기 층간 절연 산화막 위에 마스크막 패턴을 형성하는 단계;

상기 마스크막 패턴을 마스크로 한 부분 식각(partial etch)을 실시하여 상기 층간 절연 산화막의 노출 부분을 설정 깊이만큼 제거함으로써 설정 깊이의 콘택홀 형성구를 형성하는 단계;

상기 콘택홀 형성구를 포함하는 층간 절연 산화막 위에 PE-SiN막을 형성하는 단계;

부분 식각을 실시하여 상기 콘택홀 형성구의 바닥면에 형성된 PE-SiN막을 제거함으로써 층간 절연 산화막의 일부를 노출시키는 단계; 및

상기 PE-SiN막을 마스크로 한 식각을 실시하여 상기 콘택홀 형성구 내부의 노출된 층간 절연 산화막을 제거함으로써 콘택홀을 형성하는 단계;

를 포함하고 상기 PE-SiN 막은 PECVD 방법으로 증착된 SiN 막인 자기 정렬 콘택홀 형성 방법.
제 1항에 있어서,

상기 콘택홀 형성구를 상기 게이트 구조가 노출되지 않는 깊이로 형성하는 것을 특징으로 하는 자기 정렬 콘택홀 형성 방법.
제 2항에 있어서,

상기 콘택홀 형성구를 상기 게이트 구조의 하드 마스크 질화막 패턴이 노출되지 않는 깊이로 형성하는 것을 특징으로 하는 자기 정렬 콘택홀 형성 방법.
제 2항에 있어서,

상기 콘택홀 형성구를 상기 스페이서 질화막 패턴이 노출되지 않는 깊이로 형성하는 것을 특징으로 하는 자기 정렬 콘택홀 형성 방법.