JP5094055B2 - 半導体素子のコンタクトホール形成方法 - Google Patents
半導体素子のコンタクトホール形成方法 Download PDFInfo
- Publication number
- JP5094055B2 JP5094055B2 JP2006176144A JP2006176144A JP5094055B2 JP 5094055 B2 JP5094055 B2 JP 5094055B2 JP 2006176144 A JP2006176144 A JP 2006176144A JP 2006176144 A JP2006176144 A JP 2006176144A JP 5094055 B2 JP5094055 B2 JP 5094055B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- contact hole
- pattern
- amorphous carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
次いで、形成されたゲートパターンの表面に沿って、ゲートスペーサ膜14を形成する。
なお、パターニングされた反射防止膜18は、エッチング中に除去される。
このエッチングにより、層間絶縁膜15A内に、コンタクトホール20が形成される。この層間絶縁膜15をエッチングする過程で、コンタクトホール20の内壁に、生成した多量のポリマーPが付着する。
32、52 ゲート導電膜
33、53 ゲートハードマスク
34、54 ゲートスペーサ膜
34A ゲートスペーサ
35、55 層間絶縁膜
35A、55A 層間絶縁膜パターン
36 バッファ用酸化膜
36A、36B バッファ用酸化膜パターン
37、56 非晶質カーボン膜
37A、56A 非晶質カーボン膜パターン
38、57 ハードマスク形成用酸化物膜
38A、57A 酸化物ハードマスクパターン
39、58 反射防止膜
39A、58A 反射防止膜パターン
40、59 フォトレジストパターン
41、60 1次コンタクトホール
42、61 2次コンタクトホール
Claims (7)
- 半導体基板上に導電パターンを形成するステップと、
該導電パターンを含む前記半導体基板の全面に、前記導電パターンを埋め込むように絶縁膜を形成するステップと、
該絶縁膜上に、バッファ用酸化膜、非晶質カーボン膜、酸化物膜及びフォトレジスト膜を順に積層した後、前記フォトレジスト膜の選択的エッチングにより、コンタクトホール形成領域に開口部を有するフォトレジストパターンを形成するステップと、
前記フォトレジストパターンを利用して、前記酸化物膜をエッチングすることにより、酸化物ハードマスクパターンを形成するステップと、
前記酸化物ハードマスクパターンを利用して、前記非晶質カーボン膜、及び前記バッファ用酸化膜のうちの所定の厚さをエッチングするステップと、
エッチングにより形成された前記非晶質カーボン膜のパターンを利用して、残っている前記バッファ用酸化膜及び前記コンタクトホール形成領域に位置する前記絶縁膜をエッチングすることにより、コンタクトホールを形成するステップと
を含むことを特徴とする半導体素子のコンタクトホール形成方法。 - 前記酸化物膜を、HDP、PECVDまたはALD法で形成することを特徴とする請求項1に記載の半導体素子のコンタクトホール形成方法。
- 前記バッファ用酸化膜を、100Å〜1000Åの範囲の厚さに形成することを特徴とする請求項1に記載の半導体素子のコンタクトホール形成方法。
- 前記非晶質カーボン膜を、300Å〜2000Åの範囲の厚さに形成することを特徴とする請求項1に記載の半導体素子のコンタクトホール形成方法。
- 前記絶縁膜を形成するステップが、
前記絶縁膜を形成した後、前記導電パターンの上面が露出する時点をターゲットとして前記絶縁膜を平坦化する処理を、さらに含むことを特徴とする請求項1に記載の半導体素子のコンタクトホール形成方法。 - 前記平坦化する処理を、タッチCMP法により行うことを特徴とする請求項5に記載の半導体素子のコンタクトホール形成方法。
- 前記酸化物膜を形成した後、該酸化物膜上に反射防止膜を形成するステップを、さらに含むことを特徴とする請求項1に記載の半導体素子のコンタクトホール形成方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0096117 | 2005-10-12 | ||
KR1020050096117A KR100832015B1 (ko) | 2005-10-12 | 2005-10-12 | 반도체 소자의 콘택홀 형성 방법 |
KR10-2005-0096116 | 2005-10-12 | ||
KR1020050096116A KR100824994B1 (ko) | 2005-10-12 | 2005-10-12 | 반도체 소자의 콘택홀 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110077A JP2007110077A (ja) | 2007-04-26 |
JP5094055B2 true JP5094055B2 (ja) | 2012-12-12 |
Family
ID=37911495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176144A Expired - Fee Related JP5094055B2 (ja) | 2005-10-12 | 2006-06-27 | 半導体素子のコンタクトホール形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7575997B2 (ja) |
JP (1) | JP5094055B2 (ja) |
TW (1) | TWI322485B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7718546B2 (en) * | 2007-06-27 | 2010-05-18 | Sandisk 3D Llc | Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon |
KR100933836B1 (ko) * | 2007-11-20 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 및 그의 형성 방법 |
US8084366B2 (en) * | 2008-04-11 | 2011-12-27 | Sandisk 3D Llc | Modified DARC stack for resist patterning |
US10811320B2 (en) * | 2017-09-29 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Footing removal in cut-metal process |
KR20220078102A (ko) | 2020-12-03 | 2022-06-10 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183297A (ja) * | 1993-12-22 | 1995-07-21 | Sony Corp | 配線形成方法 |
JP3361918B2 (ja) * | 1995-07-26 | 2003-01-07 | 沖電気工業株式会社 | 半導体集積回路装置の微細ホールの形成方法 |
JPH1126757A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
TW401599B (en) | 1997-10-22 | 2000-08-11 | Vanguard Int Semiconduct Corp | The method to improve the photolithography pattern of integrated circuit conductive layer |
US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
TW466575B (en) | 1999-12-29 | 2001-12-01 | United Microelectronics Corp | Improvement of silicon nodule problem for manufacturing gate |
JP2002194547A (ja) * | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
US7226853B2 (en) * | 2001-12-26 | 2007-06-05 | Applied Materials, Inc. | Method of forming a dual damascene structure utilizing a three layer hard mask structure |
US6951709B2 (en) * | 2002-05-03 | 2005-10-04 | Micron Technology, Inc. | Method of fabricating a semiconductor multilevel interconnect structure |
KR20040059535A (ko) | 2002-12-27 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 이산화하프늄 캐패시터 형성방법 |
US7129180B2 (en) * | 2003-09-12 | 2006-10-31 | Micron Technology, Inc. | Masking structure having multiple layers including an amorphous carbon layer |
JP3867080B2 (ja) | 2003-12-11 | 2007-01-10 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 超音波診断装置 |
US7052972B2 (en) * | 2003-12-19 | 2006-05-30 | Micron Technology, Inc. | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus |
JP2005191279A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
KR100695484B1 (ko) | 2004-01-13 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
US7371461B2 (en) * | 2005-01-13 | 2008-05-13 | International Business Machines Corporation | Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics |
US7291553B2 (en) * | 2005-03-08 | 2007-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming dual damascene with improved etch profiles |
-
2006
- 2006-06-13 TW TW095120888A patent/TWI322485B/zh not_active IP Right Cessation
- 2006-06-15 US US11/455,126 patent/US7575997B2/en active Active
- 2006-06-27 JP JP2006176144A patent/JP5094055B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200715471A (en) | 2007-04-16 |
TWI322485B (en) | 2010-03-21 |
US20070082482A1 (en) | 2007-04-12 |
US7575997B2 (en) | 2009-08-18 |
JP2007110077A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI694489B (zh) | 半導體裝置的形成方法 | |
JP3669681B2 (ja) | 半導体装置の製造方法 | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
JP5094055B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
JP2005129938A (ja) | 微細なパターンを有する半導体装置の製造方法 | |
KR100400308B1 (ko) | 반도체소자의 보더리스 콘택 형성방법 | |
US7700493B2 (en) | Method for fabricating semiconductor device | |
JP4791768B2 (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
KR100824994B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
JP2006253643A (ja) | 半導体素子のゲート電極パターン形成方法 | |
KR100613392B1 (ko) | 자기 정렬 콘택홀 형성 방법 | |
KR100832015B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100731103B1 (ko) | 반도체 소자의 격리막 형성방법 | |
JP2007005756A (ja) | 半導体素子のコンタクト孔の形成方法 | |
KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
JP4257357B2 (ja) | 半導体装置の製造方法 | |
KR100906641B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
US7557039B2 (en) | Method for fabricating contact hole of semiconductor device | |
KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
KR100876759B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR20090067370A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20070088244A (ko) | 자기정렬콘택을 갖는 반도체 소자의 제조방법 | |
KR20090022381A (ko) | 반도체 소자의 콘택 플러그 제조방법 | |
JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
KR20060064998A (ko) | 반도체 소자의 딥 컨택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |