KR20040059535A - 반도체 소자의 이산화하프늄 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 Hf₂O 캐패시터 제조방법에 관한 것으로, 특히, 화학기상증착법으로 HfO₂유전체를 형성한 후, 오존(O₃)을 이용하여 상기 HfO₂유전체내의 불순물이나 산소공핍을 제거함으로써 캐패시터의 전기적 특성을 향상시킨 발명이다. 이를 위한 본 발명은, 기판상에 하부전극을 형성하는 단계; 상기 하부전극을 열처리하는 단계; 상기 하부전극 상에 HfO₂유전체를 형성하는 단계; 오존을 사용하여 상기 HfO₂유전체를 제 1 열처리하는 단계; 상기 HfO₂유전체를 제 2 열처리하는 단계; 및 상기 HfO₂유전체 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 이산화하프늄 캐패시터 형성방법{Method of fabricating Hf02 capacitor in semiconductor device}

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로 특히, 이산화하프늄(이하, HfO₂라 한다)을 캐패시터의 유전체로 사용하는 경우에, Hf₂O 막 형성후 반응성이 우수한 오존(O₃)에 플라즈마를 여기시켜, HfO₂막을 처리하여 Hf₂O 막 내에 존재하는 불순물을 제거하고 산소결핍을 억제하여 캐패시터의 전기적 특성을 향상시킨 발명이다.

현재, 반도체 메모리 소자에 있어서 그 집적도는 계속 증가하고 있는 추세이며, 기가(giga) 비트급의 메모리 소자에 대한 연구도 활발히 이루어지고 있으며 256Mb 급 메모리는 점차로 상용화 되어가고 있다.

이와 같이 메모리 소자의 집적도가 높아짐에 따라 단위 셀의 면적도 점점 작아지게 되어 단위 셀을 구성하는 캐패시터의 면적도 더불어 감소하고 있다. 하지만 정보를 저장해야 하는 메모리 소자의 캐패시터는, 메모리 소자의 안정적인 동작이 보장되도록 일정정도 이상의 전하량을 저장할 수 있어야 한다.

미세화되는 캐패시터에서 종래와 같은 저장능력을 확보하기 위해서 캐패시터의 단면적을 증가시키거나 유전물질을 새로운 물질로 대체하려는 방법이 제안되고 있다. 캐패시터의 단면적을 증가시키는 방법으로 가장 가능성이 높은 방법은 캐패시터의 높이(height)를 높이는 방법이다. 하지만, 이 방법은 식각공정을 진행하기가 어렵기 때문에 아직까지 소자적용에 어려움이 있었다.

또한, 현재 캐패시터의 유전물질로는 Ta₂O₅막을 사용하고 있으나, Ta₂O₅막은 열적 안정성과 유전상수가 적기때문에 정전용량을 확보하는데 어려움이 있었으며, 이에 대응하기 위해 최근 캐패시터의 유전물질로 HfO₂에 대한 연구가 활발히이루어지고 있다.

HfO₂막은 Ta₂O₅막에 비해 유전상수도 크며, 열적 안정성 및 누설전류 특성이 우수하기 때문에 캐패시터 높이의 증가 없이도 정전용량을 확보할 수 있는 장점이 있다. 하지만, 이러한 HfO₂막을 증착하기 위해 사용되는 소스(source)들은 물질 자체에 탄소 또는 불순물이 존재하기 때문에, HfO₂막을 증착한 후 HfO₂막 내에 존재하는 불순물이나 산소결핍 등을 제거하기 위한 일정한 처리공정을 필요로 한다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 반응성이 우수한 오존을 사용하여 Hf₂O 유전체를 처리함으로써, 전기적 특성을 향상시킨 캐패시터 제조방법을 제공함을 그 목적으로 한다.

도1a 내지 도1e는 본 발명의 일실시예에 따른 반도체 소자의 Hf₂O 캐패시터 형성방법을 도시한 도면

*도면의 주요부분에 대한 부호의 설명*

11 : 기판

12 : 하부전극

13 : 이산화하프늄

14 : 상부전극

상기한 목적을 달성하기 위한 본 발명은, 기판상에 하부전극을 형성하는 단계; 상기 하부전극을 열처리하는 단계; 상기 하부전극 상에 HfO₂유전체를 형성하는 단계; 오존을 사용하여 상기 HfO₂유전체를 제 1 열처리하는 단계; 상기 HfO₂유전체를 제 2 열처리하는 단계; 및 상기 HfO₂유전체 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.

본 발명은 반응성이 우수한 오존(O₃)에 플라즈마를 여기시켜 사용함으로써 HfO₂막 내에 존재하는 불순물과 산소결핍을 억제하여 HfO₂유전체의 전기적 특성을 향상시킨 발명이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도 1a 내지 도1e는 본 발명의 일실시예에 따른 HfO₂캐패시터 형성방법을 도시한 공정순서로서 이를 참조하여 본 발명의 일실시예를 설명하면 먼저, 도 1a에 도시된 바와같이 반도체 기판(11) 상에 폴리실리콘 하부전극(12)을 형성한다. 폴리실리콘 하부전극(12) 형성후, 폴리실리콘 하부전극(12) 표면의 자연산화막 또는 불순물을 제거하기 위한 세정공정이 수행되는데, 세정공정은 HF 또는 HF + NH₄OH를 이용하여 수행된다.

다음으로 산소분위기에서의 후속 고온 열공정에 하부전극인 폴리실리콘이 산화되는 것을 억제하기 위해, 도1a에 도시된 바와같은 RTN 처리 또는 NH₃플라즈마 처리가 수행되는데 그 처리공정은 다음과 같이 수행된다.

먼저 RTN(Rapid Thermal Nitridation : 이하 RTN ) 처리는, NH₃가스를 사용하여 수행되며, 사용되는 NH₃가스의 양은 1 ∼ 20 slm 로 유지한다. 또한, 공정온도는 500 ∼ 800℃ 로 유지하며, 상압(Atmosphere Pressure)에서 60 내지 180초 정도 동안 어닐링(annealing)한다.

NH₃플라즈마 처리의 경우, 사용되는 NH₃가스의 양은 10 ∼ 1000 sccm 으로 하며, 플라즈마 여기를 위한 RF 파워는 50 ∼ 400 Watt 로 한다. 그리고 0.1 ∼ 2.0 torr 의 압력에서 30 ∼ 300 초 동안 NH₃플라즈마 처리가 수행된다.

이와같이 하부전극의 산화를 억제하기 위한 공정이 수행된 이후에, 도 1b에 도시된 바와같이 유전체로 사용될 HfO₂막(13)이 증착되는데, 본 발명에서는 화학기상증착법(Chemical Vapor Deposition : CVD) 법을 이용하여 HfO₂막을 증착한다.

CVD 법에서 사용되는 소스(source)로는 HfCl₄, Hf(NO₃)₄,Hf(NCH₂C₂H₅)₄, Hf(OC₂H₅)₄등이 사용되며, 이러한 소스를 이용하여 HfO₂유전체(13)을 증착하는 방법에 대해 설명한다.

먼저, 전술한 소스는 기화기에서 기화된 후 챔버로 유입되어 HfO₂막(13) 증착에 사용되며, 챔버내의 압력은 0.1 ∼ 2.0 torr 로 유지되고, 반도체 기판을 가열시키기 위한 서브히터(sub heater)의 온도는 300 ∼ 450℃ 로 유지한다. 반응가스로는 O₂또는 H₂O 가 사용되며 그 양은 10 ∼1000 sccm 으로 한다.

이와같이 CVD 법을 이용하여 HfO₂막(13)을 형성한 이후에, HfO₂막(13)내에 존재하는 불순물 및 산소공핍을 제거하기 위해서 오존(O₃) 분위기에서 플라즈마 처리가 수행하는데, 이를 도 1c 에 도시하였다.

도 1c 에 도시된 플라즈마 처리는 300 ∼ 400℃ 의 서브히터 온도범위와 수십 ∼ 수백 torr 의 압력범위의 O₃분위기에서 수행된다. 플라즈마 여기를 위한 RF 파워는 50 ∼ 400 Watt 로 하며 이때, 서브 히터를 접지단으로 하고 샤워헤드(shower head)를 전극(electrode)으로 하여 RF 파워를 인가한다. 그리고 사용되는 오존(O₃)의 농도는 10000 ∼ 200000 ppm 로 하며, O₃플라즈마 처리시간은 1 ∼ 20 분으로 한다.

다음으로 도 1d 에 도시된 바와같이, HfO₂유전체(13)에 대한 고온 열처리가 수행되는데, 이는 HfO₂유전체(13)의 유전율을 향상시키기 위한 열처리이다. HfO₂유전체(13)의 유전율을 향상시키기 위한 열처리는 500 ∼ 800℃ 의 고온에서 5 ∼ 30 분 동안 O₂또는 N₂O 를 이용한 퍼니스(furnace) 열처리로 수행된다. 또는, 이러한 퍼니스 열처리 대신에 RTN₂O(Rapid Thermal N₂O) 또는 RTO(Rapid Thermal Oxidation)를 실시하여 HfO₂유전체(13)의 유전율을 향상시킬 수도 있다.

다음으로 도1e에 도시된 바와같이, HfO₂유전체(13) 상에 TiN 과 폴리실리콘을 이용한 상부전극(14)을 형성함으로써 캐패시터를 완성한다.

본 발명에서는 반응성이 우수한 오존을 사용하여 HfO₂막을 열처리하여 줌으로써, HfO₂막 내에 존재하는 불순물이나 산소결핍을 제거하여 캐패시터의 전기적인특성을 향상시켰다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명에 따르면 HfO₂를 유전체로 사용하는 캐패시터에서, 반응성이 우수한 오존을 사용하여 HfO₂막내에 존재하는 불순물이나 산소결핍을 제거할 수 있어 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (7)

1. 기판상에 하부전극을 형성하는 단계;

   상기 하부전극을 열처리하는 단계;

   상기 하부전극 상에 HfO₂유전체를 형성하는 단계;

   오존을 사용하여 상기 HfO₂유전체를 제 1 열처리하는 단계;

   상기 HfO₂유전체를 제 2 열처리하는 단계; 및

   상기 HfO₂유전체 상에 상부전극을 형성하는 단계

   를 포함하여 이루어지는 반도체 소자의 캐패시터 제조방법.
2. 제 1 항에 있어서,

   상기 HfO₂유전체를 제 1 열처리하는 단계는,

   수십 ∼ 수백 torr 의 압력조건과, 300 ∼ 400℃ 의 서브히터 온도조건과, 50 ∼ 400 Watt 인 RF 파워와, 10000 ∼ 20000O ppm의 오존을 사용하여 1 ∼ 20 분동안 수행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제 2 항에 있어서,

   상기 HfO₂유전체를 제 2 열처리하는 단계는,

   500 ∼ 800℃ 의 고온에서 5 ∼ 30 분 동안 O₂또는 N₂O 를 이용한 퍼니스 열처리로 수행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
4. 제 2 항에 있어서,

   상기 HfO₂유전체를 제 2 열처리하는 단계는,

   RTN₂O 또는 RTO를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
5. 제 1 항에 있어서,

   상기 하부전극 상에 HfO₂유전체를 형성하는 단계는,

   HfCl₄, Hf(NO₃)₄, Hf(NCH₂C₂H₅)₄, Hf(OC₂H₅)₄중 어느 하나를 소스로 사용하며, 0.1 ∼ 2.0 torr 의 압력조건과, 300 ∼ 450℃ 의 서브히터 온도조건과, 10 ∼1000 sccm 인 O₂또는 H₂O 를 반응가스로 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
6. 제 1 항에 있어서,

   상기 하부전극을 형성하는 단계는,

   하부전극의 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
7. 제 1 항에 있어서,

   상기 하부전극을 열처리하는 단계에서,

   상기 하부전극은 폴리실리콘이며, 상기 열처리는 RTN 또는 NH₃플라즈마 처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.