KR100373160B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100373160B1
KR100373160B1 KR10-1999-0060531A KR19990060531A KR100373160B1 KR 100373160 B1 KR100373160 B1 KR 100373160B1 KR 19990060531 A KR19990060531 A KR 19990060531A KR 100373160 B1 KR100373160 B1 KR 100373160B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
capacitor
aluminum oxide
titanium
manufacturing
Prior art date
Application number
KR10-1999-0060531A
Other languages
English (en)
Other versions
KR20010063447A (ko
Inventor
김경민
김민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0060531A priority Critical patent/KR100373160B1/ko
Publication of KR20010063447A publication Critical patent/KR20010063447A/ko
Application granted granted Critical
Publication of KR100373160B1 publication Critical patent/KR100373160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 알루미늄 옥사이드 유전물질을 이용하여 캐패시터를 제조하는 경우, 낮은 누설전류 특성을 확보할 수 있는 반면 캐패시터의 정전용량이 낮은 문제점을 해결하기 위하여, 낮은 누설전류 특성을 갖는 알루미늄 옥사이드 유전물질에 유전율이 높은 티타늄 옥사이드를 도핑하여 유전체막을 형성하므로써, 새로운 장비의 투자 없이 정전용량의 극대화 및 낮은 누설전류 특성을 동시에 확보할 수 있도록 한 반도체 소자의 캐패시터 제조방법이 개시된다.

Description

반도체 소자의 캐패시터 제조방법{Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 정전 용량을 증대시키면서 낮은 누설전류 특성을 확보할 수 있는 반도체 소자의 캐패시터 제조방법에 관한 것이다.
현재 0.1㎛ 기술 이상의 소자에서는 소자의 안정적인 동작을 위해서 캐패시터의 유전물질로 탄탈륨 옥사이드(Ta2O5) 또는 알루미늄 옥사이드(Al2O3)를 사용하고 있다. 그런데 탄탈륨 옥사이드를 이용한 유전물질은 유전율(ε)이 약 25 정도로 매우 높은 장점이 있는 반면, 탄탈륨 옥사이드 유전물질 증착시 근원물질에서 기인하는 수소 및 탄소 계열의 불순물이 유전체막 내에 함유되어 캐패시턴스를 저하시키고 누설전류를 증가시키는 원인이 된다. 이러한 이유로 캐패시터의 유전물질로 알루미늄 옥사이드를 사용하게 되는데, 알루미늄 옥사이드 유전물질은 낮은 누설전류 특성을 갖는 반면 유전율이 낮은 단점이 있다.
따라서, 본 발명은 알루미늄 옥사이드 유전물질의 낮은 누설전류 특성을 확보하면서 캐패시터의 정전용량을 극대화할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 하부구조가 형성된 기판 상에 하부전극을 형성하는 단계; 상기 하부전극 표면에 티타늄이 도핑된 알루미늄 옥사이드막을 형성하고 열처리 공정을 실시하여 유전체막을 형성하는 단계; 및 상기 유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1d는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 기판 12 : 하부전극
13 : 유전체막 14 : 상부전극
본 발명은 높은 정전용량과 낮은 누설전류 특성을 동시에 확보하기 위하여, 낮은 누설전류 특성을 갖는 알루미늄 옥사이드(Al2O3) 유전물질에 고유전 특성을 갖는 티타늄 옥사이드(TiO2; ε= 40∼60)를 도핑하여 캐패시터의 유전체막을 제조한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1a 내지 1d는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 하부구조가 형성된 기판(11) 상에 하부전극(12)을 형성한 후, HF 또는 BOE를 이용한 세정공정으로 하부전극(12) 표면의 자연 산화막을 제거한다. 여기에서, 하부전극(12)은 실린더형, 핀형, 반구형 실리콘을 이용한 구조 등 다양한 구조로 형성하며, 하부전극(12) 재료로는 폴리실리콘 또는 금속이 이용된다. 이후, 하부전극(12) 표면에 유전물질을 증착하는데, 유전물질로는 티타늄(Ti)이 도핑된 알루미늄 옥사이드막((1-x)TiO2-xAl2O3; 13A)을 이용한다.
티타늄 도프트 알루미늄 옥사이드막(13A)의 증착 방법은 다음과 같다. LPCVD법을 이용하는 경우, 알루미늄(Al)의 공급원으로는 상온에서 쉽게 기화되는 트리메틸알루미늄(TriMethyl Aluminum; (CH3)3Al)소오스를 이용하고, 박막 내에 산소를 공급하기 위해 H2O를 100 내지 150℃로 가열하여 공급하며, 티타늄(Ti)를 공급하기위하여 200 내지 300℃에서 쉽게 분해되는 TiCl4가스를 공급한다. 이때 웨이퍼의 온도는 200 내지 450℃로 하고, 반응로의 압력은 0.1 내지 2Torr로 한다. PECVD법을 이용하는 경우에는 이상과 같은 조건에 10 내지 100W의 고주파 전력을 공급한다.
도 1b는 티타늄 도프트 알루미늄 옥사이드((1-x)TiO2-xAl2O3)막(13A) 내의 탄소 및 불순물을 제거하기 위하여 1차 열처리 공정을 실시하는 상태를 나타내는 소자의 단면도이다. 1차 열처리 공정은 300 내지 400℃에서 1 내지 10분간 실시하며, N2O 플라즈마 어닐링 또는 UV/O3방법으로 실시한다.
도 1c는 불순물이 제거된 티타늄 도프트 알루미늄 옥사이드((1-x)TiO2-xAl2O3)막(13B)을 결정화시키기 위해 2차 열처리 공정을 실시하여 유전체막(13)이 완성된 상태를 나타내는 소자의 단면도이다. 2차 열처리 공정은 650 내지 800℃의 온도에서 10 내지 30분 동안 실시하며, O2, N2O 분위기의 퍼니스 어닐링 또는 급속 열산화(RTO) 방법을 이용한다.
도 1d는 유전체막(13)이 형성된 전체구조 상에 상부전극(14)을 형성한 상태를 나타내는 소자의 단면도이다. 상부전극(14)으로는 예를 들어, 폴리실리콘이 이용된다.
상술한 바와 같이, 본 발명에 따르면 낮은 누설전류 특성을 갖는 알루미늄 유전체막을 형성하므로써, 캐패시터의 정(ε=40∼60)전용량을 극대화하는 동시에 낮은 누설전류 특성을 확보할 수 있고, 새로운 장비투자 없이 캐패시터의 정전용량 및 누설전류 특성을 개선할 수 있으므로 제조 원가가 증가되지 않는 효과가 있다.

Claims (6)

  1. 하부구조가 형성된 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 표면에, 알루미늄 공급원으로서 트리메틸알루미늄 소오스, 산소 공급원으로서 H2O 및 티타늄 공급원으로서 티타늄 클로라인 가스를 이용한 CVD 공정을 실시하여 티타늄 도프트 알루미늄 옥사이드막을 증착하고,
    상기 티타늄 알루미늄 옥사이드막에 포함된 탄소 및 불순물을 제거하고 상기 티타늄 알루미늄 옥사이드막을 결정화시키기 위한 열처리 공정을 실시하여, 유전체막을 형성하는 단계; 및
    상기 유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 CVD 공정은, LPCVD 방법으로 실시하되, 웨이퍼의 온도를 200 내지 450℃로 하고, 반응로의 압력을 0.1 내지 2Torr로 하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 CVD 공정은, PECVD 방법으로 실시하되, 10 내지 100W의 고주파 전력을 공급하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  4. 제 1 항에 있어서,
    상기 열처리 공정은 2회에 걸쳐 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 제 4 항에 있어서,
    상기 1차 열처리 공정은 N2O 플라즈마 어닐링 또는 UV/O3방법을 이용하여 300 내지 400℃에서 1 내지 10분간 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  6. 제 4 항에 있어서,
    상기 2차 열처리 공정은 O2, N2O 분위기의 퍼니스 어닐링 또는 급속 열산화 방법을 이용하여 650 내지 800℃의 온도에서 10 내지 30분 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
KR10-1999-0060531A 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조방법 KR100373160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060531A KR100373160B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060531A KR100373160B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20010063447A KR20010063447A (ko) 2001-07-09
KR100373160B1 true KR100373160B1 (ko) 2003-02-25

Family

ID=19628254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0060531A KR100373160B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100373160B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473113B1 (ko) * 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
KR100875647B1 (ko) * 2002-05-17 2008-12-24 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20010063447A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
KR940020569A (ko) 반도체 장치의 제조방법(Method for manufacturing a Semiconductor memory device)
US6410381B2 (en) Method for forming capacitor of semiconductor device
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100373160B1 (ko) 반도체 소자의 캐패시터 제조방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100583157B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000042429A (ko) 반도체 소자의 고유전체 캐패시터 제조방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100551884B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100373163B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100297101B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100646921B1 (ko) 커패시터 제조 방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100309127B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020011229A (ko) 커패시터 제조 방법
KR100380269B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020050520A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20040059535A (ko) 반도체 소자의 이산화하프늄 캐패시터 형성방법
KR20010027461A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee