KR20010027461A - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR20010027461A
KR20010027461A KR1019990039222A KR19990039222A KR20010027461A KR 20010027461 A KR20010027461 A KR 20010027461A KR 1019990039222 A KR1019990039222 A KR 1019990039222A KR 19990039222 A KR19990039222 A KR 19990039222A KR 20010027461 A KR20010027461 A KR 20010027461A
Authority
KR
South Korea
Prior art keywords
gas
capacitor
semiconductor device
dielectric film
forming
Prior art date
Application number
KR1019990039222A
Other languages
English (en)
Inventor
김경민
안병권
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990039222A priority Critical patent/KR20010027461A/ko
Publication of KR20010027461A publication Critical patent/KR20010027461A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, Al2O3증착 방법을 아토믹 레이어 에피텍셜(ALE)법으로 하여 보다 안정적인 박막을 형성하고, 증착된 박막 내에 존재하는 탄소와 같은 불순물을 효과적으로 제거하기 위해 N2O 가스 또는 O2가스와 N2가스를 함께 사용하여 플라즈마 처리하고, 누설 전류 특성을 더욱 향상시키기 위해 N2가스 분위기에서 후속 열처리하여 박막을 결정화시키며, 텅스텐(W)을 하부 전극으로 사용하는 MIM 구조의 Al2O3캐패시터를 제조하므로써, Al2O3유전체막을 안정적으로 형성할 수 있을 뿐만 아니라 누설 전류 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관하여 기술된다.

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 MIM(Metal Insulator Metal) 구조의 Al2O3캐패시터공정에서 하부 전극으로 텅스텐(W)을 사용하면서 Al2O3유전체막의 형성 공정을 개선하여 Al2O3유전체막을 안정적으로 형성할 수 있을 뿐만 아니라 누설 전류 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화 및 소형화되어감에 따라 캐패시터가 차지하는 면적 또한 줄어들고 있는 추세이다. 캐패시터의 면적이 줄어들고 있음에도 불구하고 소자의 동작에 필요한 캐패시터의 정전 용량은 확보되어야 한다. 최근, 정전 용량을 확보하기 위하여, 유전율 상수 값이 약 25인 Ta2O5를 적용하는 MIS(Metal insulator semiconductor)구조의 Ta2O5캐패시터가 개발되고 있다. 그러나, MIS 구조의 Ta2O5캐패시터는 하부 전극을 폴리실리콘으로 사용하기 때문에 Ta2O5유전체막 형성시의 열 공정에 의해 유효 산화막 두께(Tox)가 매우 두꺼워져 고집적 반도체 소자의 동작에 필요한 정전 용량을 확보하는데 한계에 도달했다. 이러한 문제를 해결하기 위해서는 유효 산화막 두께를 감소시켜야 하며, 그 방안으로 하부 전극의 재료로 금속이 적용되는 MIM 구조의 Ta2O5캐패시터가 개발되고 있다. MIM 구조의 Ta2O5캐패시터를 도입함에 의해 유효 산화막 두께를 30Å 정도로 낮추었지만, Ta2O5유전체막과 금속 하부 전극과의 계면 반응으로 인하여 안정적으로 박막을 형성할 수 없어 누설 전류 특성을 확보하기가 쉽지 않아 반도체 소자의 제조에 적용하기 어려운 실정이다. 이러한 문제로 MIM 구조의 캐패시터를 개발함에 있어, 안정적으로 박막을 형성하면서 누설 전류 특성을 확보하는 것이 가장 큰 이슈(issue)가 되고 있다.
MIM 구조의 Ta2O5캐패시터 외에도 하부 전극 및 상부 전극을 폴리실리콘을 사용하면서, 캐패시터 형성 후 800℃ 이상의 열 공정에서도 캐패시터의 누설 전류 특성이 열화 되지 않고, 유효 산화막 두께도 25Å는 정도로 얇은 장점이 있는 Al2O3를 이용하여 캐패시터를 형성하는 방법이 제시되고 있다. SIS구조의 Al2O3캐패시터에서 Al2O3유전체막은 화학기상증착(CVD)법으로 Al2O3를 증착한 후, 열처리하여 형성하고 있다. 그런데, Al2O3의 유전율 상수 값이 8 내지 15 정도로 Ta2O5보다 낮은 단점이 있어, 상기한 장점에도 불구하고 256M DRAM급 이상의 고집적 반도체 소자에 적용하기 어려운 실정이다.
따라서, 본 발명은 Al2O3의 증착 공정을 개선하여 보다 안정적인 Al2O3유전체막을 형성하고, 텅스텐(W)을 하부 전극으로 사용하는 MIM 구조의 Al2O3캐패시터를 제조하므로, Al2O3가 갖는 장점을 극대화시키면서 캐패시터의 누설 전류 특성을 보다 더 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 하부 구조가 형성된 기판에 텅스텐 하부 전극을 형성하는 단계; 상기 텅스텐 하부 전극 상에 아토믹 레이어 에피텍셜법으로 Al2O3를 증착한 후, N2O 가스 또는 O2가스와 N2가스를 함께 사용한 플라즈마 처리 및 N2가스 분위기에서의 열 처리를 실시하여 Al2O3유전체막을 형성하는 단계; 및 상기 Al2O3유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명에 따른 캐패시터 제조 방법을 설명하기 위해 도시한 단면도.
＜도면의 주요 부분에 대한 부호의 설명＞
10: 기판 1: 폴리실리콘층
2: 배리어 메탈층 3: 텅스텐막
4: Al2O3유전체막 5: TiN막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 캐패시터 제조 방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 하부 구조가 형성된 기판(10) 상부에 도핑된 폴리실리콘층(1)을 형성한다. 폴리실리콘층(1)의 표면을 HF 나 BOE(Buffer oxide etchant)로 식각하여 자연산화막을 제거한 후, 그 상부에는 배리어 메탈층(barrier metal layer; 2)을 형성한다.
상기에서, 배리어 메탈층(2)은 Ti막과 TiN막으로 형성된다. Ti막은 스퍼터링(Sputtering)법으로 Ti를 100 내지 200Å 두께로 증착하여 형성한다. TiN막은 원료물질로 Ti(N(CH3)2)4(TDMAT)를 이용하고 운반가스로는 He 와 Ar 을 사용하는 금속 유기 화학기상증착(MOCVD)법으로 100 내지 200Å 두께로 증착하여 형성한다.
도 1b를 참조하면, 배리어 메탈층(2)상에 텅스텐막(3)을 100 내지 500Å 두께로 형성하여 하부 전극을 완성한다.
도 1c를 참조하면, 텅스텐막(3)의 표면에 생성된 불순물이 함유된 자연 산화막을 세정 공정으로 제거한 후, 그 상부에 Al2O3유전체막(4)을 형성한다.
상기에서, 세정 공정은 50:1 HF를 사용하여 30 내지 50초 동안 실시한다. Al2O3유전체막(4)은 TMA(Al(CH3)3)와 H20를 원료 물질로 하여 웨이퍼 온도를 200 내지 450℃의 온도로 유지하고, 0.1 내지 1 Torr 압력 조건에서 아토믹 레이어 에피텍셜(Atomic Layer Epitaxial; ALE) 방법으로 Al2O3를 증착하여 형성한다. ALE 방법이란 원료 물질을 기판에 교대로 공급해 주면서 박막을 증착하는 방법으로, 원료 물질의 공급과 공급 사이에 퍼징 타임(purging time)을 두어, 증착하고자 하는 박막의 단원자층을 형성하는 기술을 말한다. ALE 방법으로 형성된 Al2O3유전체막(4) 내에는 탄소와 같은 불순물이 다량 존재하여 이를 제거하지 않으면 누설 전류 특성을 확보할 수 없다. Al2O3유전체막(4) 내에 존재하는 불순물을 제거하기 위해서는 N2O 가스나 O2가스에 플라즈마를 여기 시켜 Al2O3유전체막(4)을 처리하므로 불순물을 제거할 수 있으나, 플라즈마 처리시 산소에 의한 텅스텐 하부 전극과 반응할 가능성이 있어, 본 발명에서는 N2O 가스 또는 O2가스와 N2가스를 함께 사용하여 플라즈마 처리한다. 본 발명에 의한 플라즈마 처리의 조건은 챔버 내의 압력을 수십 내지 수백 Torr로 유지하고, 서브 히터(Sub heater)의 온도는 300 내지 400℃를 유지하며, 고주파 전력(R.F power)을 50 내지 400W로 유지하고, N2O 가스 또는 O2가스와 N2가스의 량을 100 내지 1000 sccm으로 하며, 플라즈마 처리시간은 30 내지 60 sec이다. 이후, Al2O3유전체막(4)을 결정화시켜 누설 전류 특성을 확보하기 위하여 N2분위기에서 600 내지 650℃의 온도로 10 내지 30 min 정도 후속 열처리한다.
도 1d를 참조하면, Al2O3유전체막(4) 상에 상부 전극인 TiN 막(5)을 600 내지 700℃에서 100 내지 500Å 두께로 증착하여 형성한다. 이러한 일련의 공정에 의해 MIM 구조의 Al2O3캐패시터가 제조된다.
상술한 바와 같이, 본 발명은 Al2O3의 증착 공정을 개선하여 보다 안정적인 Al2O3유전체막을 형성하고, 텅스텐(W)을 하부 전극으로 사용하는 MIM 구조의 Al2O3캐패시터를 제조하므로, Al2O3가 갖는 장점을 극대화시키면서 캐패시터의 누설 전류 특성을 보다 더 향상시킬 수 있다.

Claims (5)

  1. 하부 구조가 형성된 기판에 텅스텐 하부 전극을 형성하는 단계;
    상기 텅스텐 하부 전극 상에 아토믹 레이어 에피텍셜법으로 Al2O3를 증착한 후, N2O 가스 또는 O2가스와 N2가스를 함께 사용한 플라즈마 처리 및 N2가스 분위기에서의 열 처리를 실시하여 Al2O3유전체막을 형성하는 단계; 및
    상기 Al2O3유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 Al2O3유전체막은 Al(CH3)3와 H20를 원료 물질로 하여 웨이퍼 온도를 200 내지 450℃의 온도로 유지하고, 0.1 내지 1 Torr 압력 조건에서 아토믹 레이어 에피텍셜법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 처리는 상기 Al2O3유전체막 내의 탄소와 같은 불순물을 제거하기 위하여, 챔버 내의 압력을 수십 내지 수백 Torr로 유지하고, 서브 히터의 온도는 300 내지 400℃를 유지하며, 고주파 전력을 50 내지 400W로 유지하고, N2O 가스 또는 O2가스와 N2가스의 량을 100 내지 1000 sccm으로 하여 30 내지 60 sec간 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서,
    상기 열 처리는 상기 Al2O3유전체막의 결정화를 위해 N2분위기에서 600 내지 650℃의 온도로 10 내지 30 min 간 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 1 항에 있어서,
    상기 상부 전극은 TiN 막인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR1019990039222A 1999-09-14 1999-09-14 반도체 소자의 캐패시터 제조 방법 KR20010027461A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039222A KR20010027461A (ko) 1999-09-14 1999-09-14 반도체 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039222A KR20010027461A (ko) 1999-09-14 1999-09-14 반도체 소자의 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR20010027461A true KR20010027461A (ko) 2001-04-06

Family

ID=19611394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039222A KR20010027461A (ko) 1999-09-14 1999-09-14 반도체 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR20010027461A (ko)

Similar Documents

Publication Publication Date Title
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
KR20000013090A (ko) 반도체 소자의 캐퍼시터 및 그 제조방법
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20070264770A1 (en) Capacitor forming method
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020002754A (ko) 반도체 소자의 캐패시터 제조 방법
KR20010027461A (ko) 반도체 소자의 캐패시터 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100373160B1 (ko) 반도체 소자의 캐패시터 제조방법
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100600292B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100521416B1 (ko) 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20020011229A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination