KR100670671B1

KR100670671B1 - 반도체 소자의 하프늄 산화막 형성방법

Info

Publication number: KR100670671B1
Application number: KR1020020086311A
Authority: KR
Inventors: 김경민; 이종민; 오훈정
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2007-01-17
Also published as: KR20040059807A

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 하프늄 산화막(HfO₂) 형성방법에 관한 것이며, 화학기상증착법으로 증착된 HfO₂ 박막에 대한 1회의 후처리 공정을 통해 HfO₂ 박막 내의 불순물을 효과적으로 제거할 수 있는 반도체 소자의 하프늄 산화막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 생산성을 고려하여 HfO₂ 박막을 화학기상증착법으로 증착한 후, 단 1회의 후처리 공정을 실시한다. 후처리 공정은 고온(500∼800℃) 플라즈마 처리로서, O₂ 가스, N₂O 가스, O₃ 가스 등의 산소계 가스를 플라즈마 소오스로 사용한다. 그 결과, 기존의 2단계 후처리시에 비해 공정을 단순화함은 물론, HfO₂ 박막 내의 탄소 불순물 제거 및 산소 공핍 저감 측면에서 유리하다.

하프늄 산화막, 화학기상증착법, 불순물, 산소계 플라즈마 처리, 고온

Description

반도체 소자의 하프늄 산화막 형성방법{Method for forming hafnium oxide layer in semiconductor device}

도 1 내지 도 4는 본 발명의 일 실시예에 따른 HfO₂ 캐패시터 형성 공정을 나타낸 단면도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 기판

11 : 하부 전극용 폴리실리콘막

12 : HfO₂ 박막

13 : 상부 전극용 전도막

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 하프늄 산 화막(HfO₂) 형성방법에 관한 것이다.

반도체 메모리 소자의 고집적화에 따라 동일 레이아웃 면적에서 보다 큰 캐패시턴스를 확보하기 위한 노력이 계속되고 있다. 캐패시터의 캐패시턴스는 유전율(ε) 및 전극의 유효 표면적에 비례하고, 전극간 거리에 반비례하기 때문에, 종래에는 주로 캐패시터 하부전극의 표면적을 확보하거나 유전체의 박막화로 전극간 거리를 최소화하는 방향으로 많은 연구가 진행되어 왔다. 그러나, 이 중 유전체의 박막화는 누설전류 증가를 수반하는 문제점이 있으며, 이에 따라 캐패시터 구조를 플라나 스택(Planar stack), 콘케이브(Concave), 실린더(cylinder)와 같은 3차원 구조로 형성하여 캐패시터의 유효 표면적을 증대시키는 방법을 주로 사용하여 왔다.

그러나, 반도체 소자의 고집적화에 수반되는 디자인 룰의 축소에 따라 이러한 구조적인 개선을 통해 캐패시턴스를 확보하는 방법은 공정 상에 한계에 직면하게 되었다.

이에 따라, 1 기가비트 이상의 DRAM에서는 기존의 유전체 재료인 NO(nitride/oxide) 박막을 Ta₂0₅, HfO₅ 등의 고유전체 박막으로 대체하는 연구가 활발히 진행되고 있다. 특히, 많은 선행 연구가 이루어져 양산에 적용할 가능성이 클 것으로 예상되었던 Ta₂0₅ 박막은 열적 안정성이 떨어지고, 공정 상의 한계에 의해 5nm 이하의 얇은 두께에서 특성을 제대로 확보하기 어렵다는 문제점이 지적되고 있다.

최근 이러한 Ta₂0₅ 박막의 한계를 극복하기 위한 대안으로 HfO₂ 박막이 대두되고 있다. HfO₂ 박막은 Ta₂0₅ 박막과 유사한 유전율을 가질 뿐만 아니라, 열적 안정성과 누설전류 특성이 우수한 장점이 있다.

이러한 HfO₂ 박막을 형성하기 위하여 주로 원자층증착법(ALD)이 널리 사용되고 있다. 원자층증착법은 스텝 커버리지가 우수하고 박막 내에 불순물이 많이 존재하지 않아 박막의 품질면에서는 가장 좋은 방법이라 할 수 있지만, 매우 많은 공정 시간을 필요로 하기 때문에 생산성 측면에서는 불리하다.

한편, 이러한 원자층증착법의 생산성 문제를 해결하기 위하여 증착 공정 시간이 짧은 화학기상증착법(주로 LP-CVD)을 적용할 수 있으나, 화학기상증착법으로 증착된 HfO₂ 박막은 소오스 물질 자체에 탄소 등의 불순물이 포함되어 있어 박막의 품질이 떨어지는 문제점이 있었다. 따라서, 이 경우에는 반드시 증착된 HfO₂ 박막의 후처리를 통해 박막 내부에 포함된 불순물을 제거하는 과정을 수행해야 한다.

종래에는 저압화학기상증착법(LP-CVD)으로 HfO₂ 박막을 증착하고, 1차적으로 300∼500℃ 온도에서 O₂ 플라즈마 처리 또는 N₂O 플라즈마 처리를 수행하고(저온 열처리 공정), 2차적으로 고온(500∼650℃)의 산소 분위기에서 퍼니스 열처리를 수행한다(고온 열처리 공정).

그러나, 이와 같은 2단계 열처리 공정은 공정이 복잡할 뿐만 아니라, HfO₂ 박막 내의 불순물 제거에 있어서도 효과적이지 못하다는 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 화학기상증착법으로 증착된 HfO₂ 박막에 대한 1회의 후처리 공정을 통해 HfO₂ 박막 내의 불순물을 효과적으로 제거할 수 있는 반도체 소자의 하프늄 산화막 형성방법을 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 화학기상증착법으로 기판 상에 하프늄 산화막을 증착하는 단계와, 상기 하프늄 산화막을 500∼800℃의 온도에서 산소계 플라즈마 처리하는 단계를 포함하는 반도체 소자의 하프늄 산화막 형성방법이 제공된다.

본 발명은 생산성을 고려하여 HfO₂ 박막을 화학기상증착법으로 증착한 후, 단 1회의 후처리 공정을 실시한다. 후처리 공정은 고온(500∼800℃) 플라즈마 처리로서, O₂ 가스, N₂O 가스, O₃ 가스 등의 산소계 가스를 플라즈마 소오스로 사용한다. 그 결과, 기존의 2단계 후처리시에 비해 공정을 단순화함은 물론, HfO₂ 박막 내의 탄소 불순물 제거 및 산소 공핍 저감 측면에서 유리하다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기 로 한다.

도 1 내지 도 4는 본 발명의 일 실시예에 따른 HfO₂ 캐패시터 형성 공정을 나타낸 단면도이다.

우선, 도 1에 도시된 바와 같이 기판(10) 상에 하부 전극용 폴리실리콘막(10)을 증착하고, 폴리실리콘막(10)의 표면을 HF 용액 또는 HF+NH₄OH 용액을 사용하여 세정한다. 이어서, 고온 산소 분위기에서의 후속 열공정에 의한 폴리실리콘막(10)의 산화를 억제하기 위하여 폴리실리콘막(10)에 대해 급속열질화(RTN) 공정 또는 NH₃ 플라즈마 처리를 수행하며, 자세한 레시피는 다음과 같다.

(급속열질화 공정)

가) 웨이퍼 온도는 500∼800℃, 챔버 압력은 0.1∼1Torr(바람직하게는 상압)로 유지한다.

나) 분위기 가스인 NH₃ 가스를 1∼20slm 유량비로 공급한다.

다) 처리 시간은 60∼180초가 적당하다.

(NH₃ 플라즈마 처리)

가) 챔버 압력은 0.1∼2Torr로 유지한다.

나) NH₃ 가스를 10∼1000sccm 유량비로 공급한다.

다) 50∼400W의 RF 파워를 인가한다.

라) 처리 시간은 30∼300초가 바람직하다.

다음으로, 도 2에 도시된 바와 같이 폴리실리콘막(11) 상에 HfO₂ 박막(12)을 증착한다. 이때, HfO₂ 박막(12)은 화학기상증착법(예컨대, LP-CVD법)으로 증착하며, 그 상세 레시피는 다음과 같다.

가) HfCl₄, Hf(NO₃)₄, Hf(NCH₂C₂H₅) ₄ 등의 Hf 소오스를 기화기에서 기화시킨다.

나) 웨이퍼 온도는 300∼450℃, 챔버 압력은 0.1∼2Torr로 유지한다.

다) 반응 가스로는 O₂, O₃, N₂O 가스(10∼1000sccm) 중에서 선택된 어느 하나를 사용한다.

계속하여, 도 3에 도시된 바와 같이 HfO₂ 박막(12)을 고온 산소계 플라즈마 처리한다. 그 상세 레시피는 다음과 같다.

가) 서브 히터 온도는 500∼800℃, 챔버 압력은 0.1∼10Torr로 유지한다.

나) O₂ 또는 N₂O 가스(10∼1000sccm 유량비) 또는 O₃ 가스(10000∼200000ppm 농도)를 플라즈마 소오스로 사용한다.

다) RF 파워는 50∼400W로 설정하며, RF 파워 인가시 서브 히터를 접지로 처리하고 샤워 헤드를 전극으로 한다.

라) 플라즈마 처리 시간은 1∼20분이 바람직하다.

이어서, 도 4에 도시된 바와 같이 HfO₂ 박막(12) 상에 상부 전극용 전도막(13)을 증착한다. 이때, 상부 전극용 전도막(13)으로는 TiN막과 폴리실리콘막의 적층 구조를 사용하는 것이 바람직하다.

이후, 사진 및 식각 공정을 통해 상부 전극용 전도막(13), HfO₂ 박막(12), 하부 전극용 폴리실리콘막(11)을 패터닝하여 단위 캐패시터를 디파인한다.

이상에서 살펴본 바와 같이 본 발명에서는 화학기상증착법으로 HfO₂ 박막을 증착하기 때문에 생산성을 확보할 수 있다. 또한, 고온(500∼800℃) 산소계 플라즈마 처리를 통해 HfO₂ 박막 내의 탄소 불순물 효과적으로 제거하고, 산소 공핍을 저감한다. 그리고, 이러한 후처리 공정을 단 1회로 줄여 공정 단순화에 기여한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 상부 전극용 전도막까지 적층이 완료된 후에 패터닝 공정을 수행하는 경우를 일례로 들어 설명하였으나, 본 발명은 중간 과정에서 패터닝을 수행하는 경우에도 적용된다.

또한, 전술한 실시예에서는 스택형 캐패시터를 일례로 들어 설명하였으나, 본 발명은 컨케이브(concave)형 캐패시터, 실린더형 캐패시터 등 다른 구조의 캐패시터 형성시에도 적용된다.

또한, 전술한 실시예에서는 하프늄 산화막을 캐패시터 유전체로 사용하는 경우를 일례로 들어 설명하였으나, 캐패시터 형성 공정이 아닌 다른 공정에서 하프늄 산화막을 형성하는 경우에도 적용할 수 있다.

전술한 본 발명은 화학기상증착법으로 증착된 HfO₂ 박막의 후처리 공정을 단순화하여 생산성을 재고하는 효과가 있으며, HfO₂ 박막의 후처리 효율을 높여 반도체 소자의 신뢰도 및 수율을 개선하는 효과가 있다.

Claims

화학기상증착법으로 기판 상에 하프늄 산화막을 증착하는 단계와,

상기 하프늄 산화막을 500∼800℃의 온도에서 산소계 플라즈마 처리하는 단계

를 포함하는 반도체 소자의 하프늄 산화막 형성방법.
제1항에 있어서,

상기 하프늄 산화막은 저압화학기상증착 장비 내에서 증착하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 형성방법.
제1항 또는 제2항에 있어서,

상기 산소계 플라즈마 처리는 O₂ 또는 N₂O 가스(10∼1000sccm 유량비)나, O₃ 가스(10000∼200000ppm 농도)를 플라즈마 소오스로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 형성방법.
제3항에 있어서,

상기 산소계 플라즈마 처리하는 단계에서,

챔버 압력은 0.1∼10Torr로 유지하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 형성방법.
제4항에 있어서,

상기 산소계 플라즈마 처리는 1∼20분 동안 수행하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 형성방법.
제4항에 있어서,

상기 산소계 플라즈마 처리하는 단계에서,

50∼400W의 RF 파워를 사용하여 플라즈마를 생성하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 형성방법.