KR101062812B1 - 반도체 소자의 하프늄 산화막 캐패시터 형성방법 - Google Patents

반도체 소자의 하프늄 산화막 캐패시터 형성방법 Download PDF

Info

Publication number
KR101062812B1
KR101062812B1 KR1020020086337A KR20020086337A KR101062812B1 KR 101062812 B1 KR101062812 B1 KR 101062812B1 KR 1020020086337 A KR1020020086337 A KR 1020020086337A KR 20020086337 A KR20020086337 A KR 20020086337A KR 101062812 B1 KR101062812 B1 KR 101062812B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
forming
hfo
semiconductor device
Prior art date
Application number
KR1020020086337A
Other languages
English (en)
Other versions
KR20040059833A (ko
Inventor
오훈정
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086337A priority Critical patent/KR101062812B1/ko
Publication of KR20040059833A publication Critical patent/KR20040059833A/ko
Application granted granted Critical
Publication of KR101062812B1 publication Critical patent/KR101062812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 캐패시터 형성 공정에 관한 것이며, 더 자세히는 반도체 소자의 하프늄 산화막(HfO2) 캐패시터 형성방법에 관한 것이다. 본 발명은 후속 열공정시 하부 전극용 TiN막의 산화 및 TiN막 내의 염소기에 의한 HfO2 박막의 오염을 방지할 수 있는 반도체 소자의 하프늄 산화막 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명은 HfO2 캐패시터의 하부 전극 재료로서 기존의 TiN막을 대신하여 Ti-Al-N막을 사용한다. Ti-Al-N막은 내산화성이 우수하여 후속 열공정에 의한 산화의 가능성이 적다. 한편, 본 발명에서는 염소를 포함하지 않는 증착 소오스를 사용하여 원자층증착법(ALD)을 통해 Ti-Al-N막을 증착한다. 이 경우, 증착 소오스에 질소가 포함되어 있지 않기 때문에 별도의 질화 과정이 필요하며, Ti-Al-N막 내에는 염소기가 포함되지 않기 때문에 후속 열공정시 HfO2 박막의 오염을 유발하지 않게 된다.
고유전체 캐패시터, 하프늄 산화막, 하부 전극, Ti-Al-N막, 원자층증착법

Description

반도체 소자의 하프늄 산화막 캐패시터 형성방법{Method for forming Hafnium oxide capacitor in semiconductor device}
도 1은 본 발명의 일 실시예에 따른 HfO2 캐패시터의 단면을 나타낸 도면.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 HfO2 캐패시터 형성 공정을 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판
12 : Ti-Al-N 하부 전극
14 : HfO2 박막
16 : 상부 전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 캐패시터 형성 공정에 관한 것이며, 더 자세히는 반도체 소자의 하프늄 산화막(HfO2) 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 고집적화에 따라 동일 레이아웃 면적에서 보다 큰 캐패시턴스를 확보하기 위한 노력이 계속되고 있다. 캐패시터의 캐패시턴스는 유전율(ε) 및 전극의 유효 표면적에 비례하고, 전극간 거리에 반비례하기 때문에, 종래에는 주로 캐패시터 하부전극의 표면적을 확보하거나 유전체의 박막화로 전극간 거리를 최소화하는 방향으로 많은 연구가 진행되어 왔다. 그러나, 이 중 유전체의 박막화는 누설전류 증가를 수반하는 문제점이 있으며, 이에 따라 캐패시터 구조를 플라나 스택(Planar stack), 콘케이브(Concave), 실린더(cylinder)와 같은 3차원 구조로 형성하여 캐패시터의 유효 표면적을 증대시키는 방법을 주로 사용하여 왔다.
그러나, 반도체 소자의 고집적화에 수반되는 디자인 룰의 축소에 따라 이러한 구조적인 개선을 통해 캐패시턴스를 확보하는 방법은 공정 상에 한계에 직면하게 되었다.
이에 따라, 1 기가비트 이상의 DRAM에서는 기존의 유전체 재료인 NO(nitride/oxide) 박막을 Ta205, HfO5 등의 고유전체 박막으로 대체하는 연구가 활발히 진행되고 있다. 특히, 많은 선행 연구가 이루어져 양산에 적용할 가능성이 클 것으로 예상되었던 Ta205 박막은 열적 안정성이 떨어지고, 공정 상의 한계에 의해 5nm 이하의 얇은 두께에서 특성을 제대로 확보하기 어렵다는 문제점이 지적되고 있다.
최근 이러한 Ta205 박막의 한계를 극복하기 위한 대안으로 HfO2 박막이 대두되고 있다. HfO2 박막은 Ta205 박막과 유사한 유전율을 가질 뿐만 아니라, 열적 안정성과 누설전류 특성이 우수한 장점이 있다.
이러한 HfO2 캐패시터를 형성함에 있어서, 하부 전극으로 폴리실리콘막을 사용하는 경우, 충분한 캐패시턴스를 확보하기 어렵기 때문에 금속막을 하부 전극 재료로 도입해야 한다. 이는 금속막을 하부 전극으로 사용하면 HfO2 박막의 두께를 줄일 수 있어 캐패시턴스 확보에 유리하기 때문이다.
현재 하부 전극용 금속막으로 화학기상증착법(CVD)으로 증착된 TiN막의 적용이 유망하다. 그런데, 이처럼 TiN막을 하부 전극용 금속막으로 사용하는 경우, 후속 열공정을 진행하는 과정에서 TiN막이 산화되어 누설전류 특성을 열화시키는 문제점이 있으며, 또한 TiN막 증착시 TiN막 내에 포함된 염소(Cl)기가 후속 열공정시 HfO2 박막으로 침투하여 캐패시터의 전기적 특성을 열화시키는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 후속 열공정시 하부 전극용 TiN막의 산화 및 TiN막 내의 염소기에 의한 HfO2 박막의 오염을 방지할 수 있는 반도체 소자의 하프늄 산화막 캐패시터 형성방법을 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따르면, 기판 상에 하부 전극용 Ti-Al-N막을 형성하는 단계; 상기 하부 전극용 Ti-Al-N막 상에 HfO2 박막을 형성하는 단계; 및 상기 HfO2 박막 상에 상부 전극용 전도막을 형성하는 단계를 포함하며, 상기 Ti-Al-N막을 형성하는 단계는, 소오스 가스로 TMA((CH3)3Al) 가스 및 Ti(OC2H5)4를 사용한 원자층증착법으로 Ti-Al계 물질막을 증착하는 단계; 및 상기 Ti-Al계 물질막을 질화 처리하는 단계를 포함하는 반도체 소자의 하프늄 산화막 캐패시터 형성방법이 제공된다.
삭제
본 발명은 HfO2 캐패시터의 하부 전극 재료로서 기존의 TiN막을 대신하여 Ti-Al-N막을 사용한다. Ti-Al-N막은 내산화성이 우수하여 후속 열공정에 의한 산화의 가능성이 적다. 한편, 본 발명에서는 염소를 포함하지 않는 증착 소오스를 사용하여 원자층증착법(ALD)을 통해 Ti-Al-N막을 증착한다. 이 경우, 증착 소오스에 질소가 포함되어 있지 않기 때문에 별도의 질화 과정이 필요하며, Ti-Al-N막 내에는 염소기가 포함되지 않기 때문에 후속 열공정시 HfO2 박막의 오염을 유발하지 않게 된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1은 본 발명의 일 실시예에 따른 HfO2 캐패시터의 단면을 나타낸 도면이다.
도 1을 참조하면, 본 실시예에 따른 HfO2 캐패시터는, 기판(10) 상에 제공되는 Ti-Al-N 하부 전극(12)과, Ti-Al-N 하부 전극(12) 상에 제공되는 HfO2 박막(14)과, HfO2 박막(14) 상에 제공되는 상부 전극(예컨대, TiN막)(16)을 구비한다. 여기서, 기판(10)은 폴리실리콘 플러그 및 Ti/TiN 장벽 금속막을 포함한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 HfO2 캐패시터 형성 공정을 나타낸 단면도이다.
우선, 도 2a에 도시된 바와 같이 폴리실리콘 플러그 및 Ti/TiN 장벽 금속막(도시되지 않음)이 형성된 기판(20) 상에 하부 전극용 Ti-Al-N막(22)을 증착한다. 이때, 하부 전극용 Ti-Al-N막(22)은 원자층증착법을 사용하여 형성하며, 자세한 레시피는 다음과 같다.
가) 웨이퍼를 원자층증착 챔버에 로딩하고, 웨이퍼 온도는 200∼450℃, 챔버 압력은 0.1∼1Torr로 유지한다.
나) 소오스 가스인 TMA((CH3)3Al) 가스를 0.1∼10초 동안 플로우시킨 후, 1∼10초 동안 N2 퍼지를 실시한다.
다) 반응 가스인 H2O 가스를 0.1∼10초 동안 플로우시킨 후, 1∼10초 동안 N2 퍼지를 실시한다.
라) 소오스 가스인 Ti(OC2H5)4를 가스를 0.1∼10초 동안 플로우시킨 후, 1∼10초 동안 N2 퍼지를 실시한다.
마) 반응 가스인 H2O 가스를 0.1∼10초 동안 플로우시킨 후, 1∼10초 동안 N2 퍼지를 실시한다.
바) 상기 나)∼마) 과정을 반복적으로 수행하고(이때, 증착되는 물질은 Ti-Al계 물질막임), 중간 중간에 질화 과정을 삽입한다. 이때, 질화를 위해 분위기 가스로 NH3 가스(30sccm∼10slm)를 사용하고, 500∼800℃의 온도, 0.1∼1Torr의 압력 조건으로 5∼300초 동안 급속 열처리를 수행한다. 한편, NH3 급속 열처리를 대신하여 NH3 플라즈마 처리를 수행해도 무방하다.
다음으로, 도 2b에 도시된 바와 같이 하부 전극용 Ti-Al-N막(22) 상에 HfO2 박막(24)을 증착한다. 이때, HfO2 박막(24)은 화학기상증착법으로 증착하며, 그 상 세 레시피는 다음과 같다. 물론 HfO2 박막(24)을 원자층증착법으로 증착할 수도 있다.
가) HfCl4, Hf(NO3)4, Hf(NCH2C2H5) 4 등의 Hf 소오스를 기화기에서 기화시킨다.
나) 서브 히터의 온도는 200∼400℃, 챔버 압력은 0.1∼10Torr로 유지한다.
다) 반응 가스로는 O2 또는 N2O 가스(10∼1000sccm)를 사용한다.
라) 후속 저온 열처리 공정으로 300∼500℃ 온도에서 플라즈마 처리를 수행한다. 이때, 플라즈마 소오스로 N2+O2 플라즈마 처리, N2O 플라즈마 처리, UV-O3 플라즈마 처리 중 어느 하나를 사용한다.
마) 후속 고온 열처리 공정으로 500∼650℃ 온도에서 급속 열처리 또는 퍼니스 열처리를 수행한다. 이때, 분위기 가스로는 N2 가스를 사용한다.
이어서, 도 2c에 도시된 바와 같이 HfO2 박막(24) 상에 상부 전극용 TiN막(26)을 증착한다.
이후, 사진 및 식각 공정을 통해 상부 전극용 TiN막(26), HfO2 박막(24), 하부 전극용 Ti-Al-N막(22)을 패터닝하여 단위 캐패시터를 디파인한다.
전술한 바와 같이 본 발명에서는 HfO2 캐패시터의 하부 전극 재료로서 Ti-Al-N막을 사용한다. Ti-Al-N막은 내산화성이 우수하여 후속 열공정에 의한 산화의 가능성이 적다. 한편, 공정 측면에서 보면, 염소를 포함하지 않는 증착 소오스를 사용하여 원자층증착법(ALD)을 통해 Ti-Al-N막을 형성한다. 따라서, Ti-Al-N막 내에 염소기가 포함되지 않기 때문에 후속 열공정시 HfO2 박막의 오염을 유발하지 않게 된다. 또한, ALD법에 의해 형성된 Ti-Al계 물질막을 질화시키는 과정에서 NH3 가스를 사용하면 박막 내에 존재하는 탄소 및 산소를 쉽게 제거할 수 있다. 한편, ALD법은 스텝 커버리지 측면에서도 유리하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 상부 전극용 전도막까지 적층이 완료된 후에 패터닝 공정을 수행하는 경우를 일례로 들어 설명하였으나, 본 발명은 중간 과정에서 패터닝을 수행하는 경우에도 적용된다.
또한, 전술한 실시예에서는 스택형 캐패시터를 일례로 들어 설명하였으나, 본 발명은 컨케이브(concave)형 캐패시터, 실린더형 캐패시터 등 다른 구조의 캐패시터 형성시에도 적용된다.
전술한 본 발명은 HfO2 캐패시터의 누설전류 특성 및 전기적 특성을 개선하 는 효과가 있으며, 이로 인하여 반도체 소자의 신뢰도 및 수율을 개선하는 효과가 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 기판 상에 하부 전극용 Ti-Al-N막을 형성하는 단계;
    상기 하부 전극용 Ti-Al-N막 상에 HfO2 박막을 형성하는 단계; 및
    상기 HfO2 박막 상에 상부 전극용 전도막을 형성하는 단계를 포함하며,
    상기 Ti-Al-N막을 형성하는 단계는,
    소오스 가스로 TMA((CH3)3Al) 가스 및 Ti(OC2H5)4를 사용한 원자층증착법으로 Ti-Al계 물질막을 증착하는 단계; 및
    상기 Ti-Al계 물질막을 질화 처리하는 단계를 포함하는 반도체 소자의 하프늄 산화막 캐패시터 형성방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 Ti-Al계 물질막을 증착하는 단계에서,
    200∼450℃의 웨이퍼 온도, 0.1∼1Torr의 챔버 압력 조건을 사용하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 캐패시터 형성방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 질화 처리하는 단계에서,
    NH3 가스 분위기에서 급속 열처리를 수행하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 캐패시터 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 질화 처리하는 단계에서,
    NH3 플라즈마 처리를 수행하는 것을 특징으로 하는 반도체 소자의 하프늄 산 화막 캐패시터 형성방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 급속 열처리는 500∼800℃의 온도, 0.1∼1Torr의 압력 조건으로 5∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 하프늄 산화막 캐패시터 형성방법.
KR1020020086337A 2002-12-30 2002-12-30 반도체 소자의 하프늄 산화막 캐패시터 형성방법 KR101062812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086337A KR101062812B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 하프늄 산화막 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086337A KR101062812B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 하프늄 산화막 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20040059833A KR20040059833A (ko) 2004-07-06
KR101062812B1 true KR101062812B1 (ko) 2011-09-07

Family

ID=37351799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086337A KR101062812B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 하프늄 산화막 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR101062812B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722772B1 (ko) 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법

Also Published As

Publication number Publication date
KR20040059833A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
TWI394203B (zh) 利用原子層沉積法形成氮化鈦薄膜之方法
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
KR20040000602A (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
GB2358958A (en) Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100305076B1 (ko) 커패시터의 전하저장전극 형성방법
US6461910B1 (en) Method of forming a capacitor in a semiconductor device
JP4088913B2 (ja) 半導体素子のキャパシタ製造方法
KR100401525B1 (ko) 캐패시터 및 그 제조방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100892341B1 (ko) 캐패시터의 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2006156516A (ja) 金属シリケート窒化膜の製造方法および半導体装置の製造方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100551884B1 (ko) 반도체 소자의 캐패시터 제조방법
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
KR100575887B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100631951B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090213

Effective date: 20110225

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee