KR100305076B1 - 커패시터의 전하저장전극 형성방법 - Google Patents

커패시터의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR100305076B1
KR100305076B1 KR1019990026393A KR19990026393A KR100305076B1 KR 100305076 B1 KR100305076 B1 KR 100305076B1 KR 1019990026393 A KR1019990026393 A KR 1019990026393A KR 19990026393 A KR19990026393 A KR 19990026393A KR 100305076 B1 KR100305076 B1 KR 100305076B1
Authority
KR
South Korea
Prior art keywords
forming
thin film
capacitor
charge storage
storage electrode
Prior art date
Application number
KR1019990026393A
Other languages
English (en)
Other versions
KR20010008517A (ko
Inventor
박동수
이태혁
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990026393A priority Critical patent/KR100305076B1/ko
Priority to US09/607,976 priority patent/US6337291B1/en
Publication of KR20010008517A publication Critical patent/KR20010008517A/ko
Application granted granted Critical
Publication of KR100305076B1 publication Critical patent/KR100305076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 커패시터의 전하저장전극 형성방법에 관한 것으로서, 특히, 도핑된 폴리실리콘층으로 전하저장전극을 형성한 후 오존(O3)을 사용한 산화막을 형성한 후, 플라즈마 분위기에서 NH3반응가스를 사용하여 SiON막을 형성하도록 하고, 그 위에 표면화학반응으로 TaON박막을 적층하므로서 유전특성을 확보하여 정전용량을 증대시키도록 하는 장점을 갖는다. 또한, 경제적인 측면에서, TaON박막은 불안전한 화학적양론비를 갖는 탄탈륨산화막(Ta2O5)보다 구조적으로 안정한 Ta-O-N 결합구조를 갖고 있기 때문에 기존의 탄탈륨산화막을 이용하는 기술에서 사용하는 이중, 삼중의 저온 열처리공정이 필요없어 공정을 단순화하여 원가를 저감하도록 하는 장점을 지닌 발명에 관한 것이다.

Description

커패시터의 전하저장전극 형성방법 { Method For Forming The Charge Storage Storage Electrode Of Capacitor }
본 발명은 TaON박막을 이용한 커패시터의 전하저장전극 형성방법에 관한 것으로서, 특히, 도핑된 폴리실리콘층으로 전하저장전극을 형성한 후, 오존(O3)을 사용한 산화막을 형성하고, 플라즈마 분위기에서 NH3반응가스를 사용하여 SiON막을 형성하도록 하고, 그 위에 표면화학반응으로 TaON박막을 적층하므로서 유전특성을 확보하여 정전용량을 증대시키도록 하는 커패시터의 전하저장전극 형성방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화될 것을 요구되어지고 있으나 전하를 저장하는 데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화시키는 데 어려움이 표출되었다.
이러한 점을 감안하여 각 업체에서 커패시터의 전하를 저장하기 위한 구조를 다양하게 변화하기에 이르렀으며, 커패시터의 전하를 증가시키는 방법에는 유전상수가 큰 물질인 Ta2O5, BST를 사용하는 방법, 유전물질의 두께를 낮추는 방법 및 커패시터의 표면적을 늘리는 방법등이 있으며, 최근에는 커패시터의 표면적을 증대시키는 방법이 주로 이용되고 있다.
그 이외에도, 표면적을 늘려줌과 동시에 유전상수가 큰 물질인 탄탈륨옥사이드(Ta2O5)를 사용하여 복합적으로 적용하는 방법이 사용되고 있다.
이러한 실린더 타입에 탄탈륨산화막을 유전체로 사용하는 공정을 간략하게 살펴 보면, 우선, 반도체기판에 게이트등의 트랜지스터를 형성한 후, 층간절연막을 적층하도록 하고, 마스킹 식각으로 콘택홀을 형성한다.
그리고, 그 콘택홀내에 비정질 폴리실리콘층을 매립시킨 후에 코어산화막을 적층하여 마스킹식각으로 전하저장전극이 형성될 부위 만을 남긴 후에 식각하는 등의 공정을 거쳐서 하부 전하저장전극(Charge Storage Node)을 형성하게 된다.
한편, 하부 전극에 유전체 역할을 하는 탄탈륨산화막을 저온에 비정질의 상태로 적층하도록 하고, 급속열처리(RTP; Rapid Thermal Process) 공정 혹은 확산로(Furnace)를 이용하여 고온 산화 분위기에서 열처리하여 결정화시키도록 한다.
그러나, 비정질 상태에 있는 탄탈륨산화막을 고온 산화 분위기에서 열처리하여 결정화시키면, 하부전극에 적층된 질화박막에 고온의 열이 가하여져서 하부전극을구성하는 실리콘까지 산화되어 저유전층(SiO2)이 생성되고, 탄탈륨산화막은 작은 결정립을 갖는 다결정체로 상전이 한다. 이러한 하부전극에 형성되는 저유전층은 탄탈륨산화막의 충전용량을 감소시키고, 계면의 불안정성으로 인하여 누설전류를 유발한다.
상기 탄탈륨산화막의 결정립의 크기(Gran Size)가 작으면, 넓은 면적의 결정립계(Grain Boundary)가 존재하기 때문에 분극(Polarization)의 크기가 작아지고, 이는 결국 유전상수의 감소를 초래하여 충전용량을 감소시킨다.
이와 같이, 탄탈륨산화막은 산화저항성이 낮아서 등가산화막의 두께(TOX)를 낮추는 데 한계가 있으므로 최근에는 TaON박막을 사용하여 유전체로 사용하는 방법 이 연구되고 있다, 물론, TaON박막으로도, 완전하게 하부전하저장전극(이하, 하부전극이라 칭함)의 산화를 방지하지 못하여 NH3을 이용하여 전처리를 진행하도록 하였다.
이 때, 상기 하부전극의 표면에는 실리콘질화막(SiXNY)이 형성되고 이 질화박막은 후속공정에서 하부전극인 폴리실리콘층이 산화되어 실리콘산화막이 되는 것을 방지하여 준다.
그러나, 현재의 공정에서 RTN(Rapid Thermal Nitridation)전처리공정을 진행할 경우, 누설전류 특성을 확보하기 위하여 고온열처리를 N2O분위기에서 800℃이상의 고온으로 산화를 유도하여 RTN으로 형성된 SiN과 하부전극을 산화시켜 누설전류특성을 확보하고 있다. 또한, RTN전처리를 이용하는 경우, 도 1(a)에 도시된 바와 같이, TaON박막증착후에 800℃의 열처리를 진행할 때, 하부전극산화증가와 TaON박막의 유전특성을 저하시켜 정전용량을 감소시키는 문제점을 지닌다.
또한, 도 1(b)에 도시된 바와 같이, TaON박막증착 후 열처리에서 700℃의 열처리는 누설전류(Leakage Current)를 높여주어서 커패시터의 전기적인 특성을 저하시킨다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 도핑된 폴리실리콘층으로 전하저장전극을 형성한 후, 오존(O3)을 사용하여 상기 전체 구조상에 산화막을 형성한 후, 플라즈마 분위기에서 NH3반응가스를 사용하여 SiON막을 형성하도록 하고, 그 위에 표면화학반응으로 TaON박막을 적층하므로서 유전특성을 확보하여 정전용량을 증대시키는 것이 목적이다.
도 1(a) 및 도 1(b)는 일반적인 RTN전처리에 따른 TaON의 전기적인 특성을 보인 그래프이고,
도 2(a) 내지 도 2(d)는 본 발명에 따른 커패시터의 전하저장전극 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 20 : 층간절연막
25 : 콘택홀 30 : 전하저장전극
35 : 홈부 40 : 산화막
50 : SiON막 60 : TaON박막
이러한 목적은 반도체기판 상에 소정구조의 하부전극을 형성하는 단계와; 상기 하부전극상에 전처리공정으로 O3을 이용한 산화막을 형성하는 단계와; 상기 단계 후에 산화막 상에 플라즈마분위기에서 반응가스로 NH3가스를 사용하여 SiON막을 형성하는 단계와; 상기 SiON막상에 표면화학반응을 통하여 비정질 상태의 TaON박막을 적층하는 단계와; 상기 단계 후에 TaON박막을 후처리하는 단계와; 상기 결과물 상에 상부전극을 형성하는 단계를 포함하는 커패시터의 전하저장전극 형성방법을 제공함으로써 달성된다.
그리고, 상기 O3을 이용한 산화막을 형성하는 공정은 200 ∼ 500℃의 온도범위에서 5 ∼ 20Å의 두께로 형성하고, 반응성을 향상하기 위하여 UV램프를 사용하도록 한다.
그리고, 상기 NH3가스를 사용하여 SiON본드박막을 형성할 때, 300 ∼ 500℃의 온도범위에서, 10 ∼ 1000sccm의 유량으로 공급하고, 파워는 20 ∼ 500 Watt로 진행하도록 한다.
상기 TaON박막을 증착할 때, Ta화합물을 MFC(Mass Flow Controller) 유량조절기를 통하여 증발기 혹은 증발관으로 정량을 공급한 후, 150 ∼ 200℃의 온도범위에서 증발시켜 형성하도록 한다.
또한, 상기 TaON박막을 증착할 때, 300 ∼ 600℃의 온도범위에서 LPCVD(저압화학기상증착)챔버(Chamber) 내에서 Ta화학증기를 산소가스와, 10 ∼ 1000sccm의 유량으로 공급되는 NH3가스를 MFC 유량조절기를 통하여 각각 정량을 공급한 후, 웨이퍼상에서 표면화학반응을 유도하여 형성하도록 한다.
한편, 상기 TaON박막의 후 처리는 질화처리 또는 결정화이며, 인-시튜(In-Situ) 혹은 엑스-시튜 (Ex-Situ)에서 플라즈마(Plasma)를 이용하여 200 ∼ 600℃ 온도범위에서, NH3가스 분위기에서, 표면을 질화시키거나, 또는 N2O 및 O2가스 분위기에서, 질산화시켜 계면의 마이크로 크랙(Micro Crack) 핀홀(Pin Hole)등의 결함을 보강하고 균질도 (Homogeniety)를 향상시키도록 한다.
그리고, 상기 TaON박막을 결정화시키는 공정은, 상기 TaON박막을 증착한 다음 RTP(Rapid Thermal Process)공정을 이용하여 700℃이하의 분위기에서 30초 ∼ 30분 동안 어닐링하여 결정화 시키도록 한다.
또한, 상기 TaON박막을 결정화시키는 공정은, 전기로(Furnace)를 이용하여 700℃이하의 온도범위에서, N2O, O2또는 N2가스 분위기에서, 30초 ∼ 30분 동안 어닐링(Annealing)하여 결정화시키도록 한다.
이하, 첨부한 도면에 의거하여 본 발명에 바람직한 일실시예에 대하여 상세히 설명한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 커패시터의 전하저장전극 형성방법을 순차적으로 보인 도면이다.
본 발명에 따른 공정을 살펴 보면, 도 2(a)에 도시된 바와 같이, 반도체기판 상에 층간절연막을 적층하고, 마스킹식각으로 콘택홀을 형성한 후, 폴리실리콘층으로 홈부를 갖는 하부전극을 형성하는 상태를 도시하고 있다.
그리고 도 2(b)는 상기 하부전극(30)에 전처리공정으로 O3을 이용한 산화막(40)을 형성하는 상태를 도시하고 있다.
이 때, 상기 O3을 이용한 산화막(40)을 형성하는 공정은 200 ∼ 500℃의 온도범위에서 5 ∼ 20Å의 두께로 형성하고, 반응성을 향상하기 위하여 UV램프를 사용하도록 한다.
도 2(c)에 도시된 바와 같이, 상기 단계 후에 산화막(40) 상에 플라즈마 (Plasma)분위기에서 반응가스로 NH3가스를 사용하여 SiON본드박막(50)을 형성하는 상태를 도시하고 있다.
NH3가스를 공급하여 SiON본드박막(50)을 형성할 때, 300 ∼ 500℃의 온도범위에서, 10 ∼ 1000sccm 의 유량으로 공급하고, 파워(Power)는 20 ∼ 500 Watt로 진행하도록 한다.
도 2(d)는 상기 SiON본드박막(50)상에 표면화학반응을 통하여 비정질 상태의 TaON박막(60)을 적층한 후, TaON박막(60)의 표면처리와 결정화시키도록 하는 후 처리공정을 진행하는 상태를 도시하고 있다.
상기 TaON박막(60)을 증착할 때, 탄탈륨 에틸레이트( Ta(OC2H5)5)와 같은 Ta화합물을 MFC 유량조절기를 통하여 증발기 혹은 증발관으로 정량을 공급한 후, 150 ∼ 200℃의 온도범위에서 증발시켜 형성할 수 있다.
또는, 상기 TaON박막(60)을 증착할 때, 300 ∼ 600℃의 온도범위에서 LPCVD챔버 내에서 Ta화학증기를 산소가스와, 10 ∼ 1000sccm 의 유량으로 공급되는 NH3가스를 MFC 유량조절기를 통하여 각각 정량을 공급한 후, 웨이퍼상에서 표면화학반응을 유도하여 형성하도록 할 수 있다.
그리고, 상기 TaON박막(60)을 표면처리 할 때, 인-시튜 혹은 엑스-시튜에서 플라즈마를 이용하여 200 ∼ 600℃ 온도범위에서, NH3가스 분위기에서, 표면을 질화시키거나, 또는 N2O 및 O2가스 분위기에서, 질산화시켜 결함을 보강하고 균질도를 향상시키도록 한다
상기 TaON박막(60)을 결정화시키는 공정은, RTP공정을 이용하여 700℃이하의 분위기에서 30초 ∼ 30분 동안 어닐링하여 결정화시키거나, 혹은, 전기로를 이용하여 700℃이하의 온도범위에서, N2O, O2및 N2가스 분위기에서, 30초 ∼ 30분 동안 어닐링하여 결정화시키도록 한다.
그리고, 최종적으로 상기 결과물 상에 도핑된 폴리실리콘층 혹은 TiN층을 증착하여 패터닝하여 상부전극(70)을 형성하도록 한다.
따라서, 본 발명에 따른 커패시터의 전하저장전극 형성방법을 이용하게 되면, 도핑된 폴리실리콘층으로 전하저장전극을 형성한 후 오존(O3)을 사용한 산화막을 형성한 후, 플라즈마 분위기에서 NH3반응가스로 SiON막을 형성하도록 하고, 그 위에 표면화학반응으로 TaON박막을 적층하므로서 유전특성을 확보하여 정전용량을 증대시키도록 하는 장점을 갖는다.
즉, 전처리공정으로서, 오존(O3)을 사용한 산화막을 이용하여 전처리 하므로 소자에서 요구하는 700℃이하의 열처리로도 누설전류특성을 확보할 수 있고, 산화막으로 발새생는 정전용량감소를 700℃이하의 저온으로 TaON박막을 결정화시켜 박막화시키므로 충분한 정전용량을 확보할 수 있다.
또한, 경제적인 측면에서, TaON박막은 불안전한 화학적양론비를 갖는 탄탈륨산화막(Ta2O5)보다 구조적으로 안정한 Ta-O-N 결합구조를 갖고 있기 때문에 기존의 탄탈륨산화막을 이용하는 기술에서 사용하는 이중, 삼중의 저온 열처리공정이 필요없어 공정을 단순화하여 원가를 저감하도록 하는 장점을 지닌다.

Claims (8)

  1. 반도체소자의 커패시터 형성방법에 있어서,
    반도체기판 상에 소정구조의 하부전극을 형성하는 단계와;
    상기 하부전극상에 전처리공정으로 O3을 이용한 산화막을 형성하는 단계와;
    상기 단계 후에 산화막 상에 플라즈마분위기에서 반응가스로 NH3가스를 사용하여 SiON막을 형성하는 단계와;
    상기 SiON막상에 표면화학반응을 통하여 비정질 상태의 TaON박막을 적층하는 단계와;
    상기 단계 후에 TaON박막을 후처리하는 단계와;
    상기 결과물 상에 상부전극을 형성하는 단계를 포함하는 커패시터의 전하저장전극 형성방법.
  2. 제 1 항에 있어서, 상기 O3을 이용한 산화막을 형성하는 공정은 200 ∼ 500℃의 온도범위에서 5 ∼ 20Å의 두께로 형성하고, 반응성을 향상하기 위하여 UV램프를 사용하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  3. 제 1 항에 있어서, 상기 NH3가스를 사용하여 SiON막을 형성할 때, 300 ∼ 500℃의 온도범위에서, 10 ∼ 1000sccm의 유량으로 공급하고, 파워는 20 ∼ 500 Watt로 진행하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  4. 제 1 항에 있어서, 상기 TaON박막을 증착할 때, Ta(OC2H5)5와 같은 Ta화합물을 MFC 유량조절기를 통하여 증발기 혹은 증발관으로 정량을 공급한 후, 150 ∼ 200℃의 온도범위에서 증발시켜 형성하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  5. 제 1 항에 있어서, 상기 TaON박막을 증착하는 공정은, 300 ∼ 600℃의 온도범위에서 LPCVD챔버 내에서 Ta화학증기를 산소가스와, 10 ∼ 1000Sccm 의 유량으로 공급되는 NH3가스를 MFC 유량조절기를 통하여 각각 정량을 공급한 후, 웨이퍼상에서 표면화학반응을 유도하여 진행하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  6. 제 1 항에 있어서, 상기 TaON박막을 후 처리하는 공정은, 인-시튜 혹은엑스-시튜에서 플라즈마를 이용하여 200 ∼ 600℃ 온도범위에서, NH3가스 분위기에서, 표면을 질화시키거나, 또는 N2O 및 O2가스 분위기에서 질산화시켜 진행하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  7. 제 1 항에 있어서, 상기 TaON박막을 후 처리하는 공정은, RTP공정을 이용하여 700℃이하의 분위기에서 30초 ∼ 30분 동안 어닐링하여 진행하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
  8. 제 1 항에 있어서, 상기 TaON박막을 후 처리하는 공정은, 전기로를 이용하여 700℃이하의 온도범위에서, N2O, O2및 N2가스 분위기에서, 30초 ∼ 30분 동안 어닐링하여 진행하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
KR1019990026393A 1999-07-01 1999-07-01 커패시터의 전하저장전극 형성방법 KR100305076B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990026393A KR100305076B1 (ko) 1999-07-01 1999-07-01 커패시터의 전하저장전극 형성방법
US09/607,976 US6337291B1 (en) 1999-07-01 2000-06-30 Method of forming capacitor for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026393A KR100305076B1 (ko) 1999-07-01 1999-07-01 커패시터의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010008517A KR20010008517A (ko) 2001-02-05
KR100305076B1 true KR100305076B1 (ko) 2001-11-01

Family

ID=19598664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026393A KR100305076B1 (ko) 1999-07-01 1999-07-01 커패시터의 전하저장전극 형성방법

Country Status (2)

Country Link
US (1) US6337291B1 (ko)
KR (1) KR100305076B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100333376B1 (ko) * 2000-06-30 2002-04-18 박종섭 반도체 소자의 게이트 제조방법
KR100401503B1 (ko) * 2001-04-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR100417855B1 (ko) * 2001-04-30 2004-02-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR20040008527A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish

Also Published As

Publication number Publication date
US6337291B1 (en) 2002-01-08
KR20010008517A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US6387761B1 (en) Anneal for enhancing the electrical characteristic of semiconductor devices
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
US6544857B1 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100305076B1 (ko) 커패시터의 전하저장전극 형성방법
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100618684B1 (ko) 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법
KR100772531B1 (ko) 캐패시터의 제조 방법
KR100618683B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR100355602B1 (ko) 반도체소자의 캐패시터 형성방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
KR100618682B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100826638B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR100437618B1 (ko) (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법
KR20030002022A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee