JPH05335483A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05335483A JPH05335483A JP13844792A JP13844792A JPH05335483A JP H05335483 A JPH05335483 A JP H05335483A JP 13844792 A JP13844792 A JP 13844792A JP 13844792 A JP13844792 A JP 13844792A JP H05335483 A JPH05335483 A JP H05335483A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- semiconductor device
- polysilicon
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、キャパシタ用絶縁膜としてＴａ2
Ｏ5 膜を使用した半導体装置の製法に関するもので、そ
の絶縁膜と下部電極との間に形成されたＳｉＯ2膜によ
り誘電率が低下することを除去することを目的とするも
のである。 【構成】 前記目的達成のため本発明は、絶縁膜である
Ｔａ2 Ｏ5 膜１４を形成した後、亜酸化窒素（Ｎ2 Ｏ）
ガス雰囲気中で熱処理するようにしたものである。その
結果、Ｔａ2 Ｏ5 膜１４と下部電極（ポリシリコン）１
３ａとの間にできるＳｉＯ2 膜１５は従来より薄くでき
る。
Ｏ5 膜を使用した半導体装置の製法に関するもので、そ
の絶縁膜と下部電極との間に形成されたＳｉＯ2膜によ
り誘電率が低下することを除去することを目的とするも
のである。 【構成】 前記目的達成のため本発明は、絶縁膜である
Ｔａ2 Ｏ5 膜１４を形成した後、亜酸化窒素（Ｎ2 Ｏ）
ガス雰囲気中で熱処理するようにしたものである。その
結果、Ｔａ2 Ｏ5 膜１４と下部電極（ポリシリコン）１
３ａとの間にできるＳｉＯ2 膜１５は従来より薄くでき
る。
Description
【０００１】
【産業上の利用分野】この発明は、キャパシタ用絶縁
膜、特にＴａ2 Ｏ5 膜を使用した半導体装置の製造方法
に関するものである。
膜、特にＴａ2 Ｏ5 膜を使用した半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】半導体装置であるＬＳＩ大規模集積回路
（ＬＳＩ）装置の高集積化に伴って、従来ＬＳＩに用い
られてきたキャパシタ用絶縁膜であるＳｉＯ2 やＳｉＮ
膜、あるいはそれらの積層膜は薄膜化の限界に到達しつ
つある。このため、これらの絶縁膜に代わる高信頼性の
高誘電率絶縁膜が必要となる。
（ＬＳＩ）装置の高集積化に伴って、従来ＬＳＩに用い
られてきたキャパシタ用絶縁膜であるＳｉＯ2 やＳｉＮ
膜、あるいはそれらの積層膜は薄膜化の限界に到達しつ
つある。このため、これらの絶縁膜に代わる高信頼性の
高誘電率絶縁膜が必要となる。
【０００３】この高誘電率絶縁膜のひとつとして、誘電
率が２２とＳｉＯ2 膜の数倍あり、絶縁耐圧も高いタン
タルオキサイド（Ｔａ2 Ｏ5 ）膜が注目されている。Ｔ
ａ2Ｏ5 膜の問題点としては、高温のＬＳＩ製造工程を
経た後にリーク電流が増大することが挙げられる。この
問題を解決する方法として、例えば文献Ｐｒｏｃ．Ｓｙ
ｍｐ．ＶＬＳＩ Ｔｅｃｈ，３−４（１９８９）（米）
ｐ．２５に記された方法がある。図２（Ａ）〜（Ｅ）は
その説明のための、概略的に示した断面工程図である。
率が２２とＳｉＯ2 膜の数倍あり、絶縁耐圧も高いタン
タルオキサイド（Ｔａ2 Ｏ5 ）膜が注目されている。Ｔ
ａ2Ｏ5 膜の問題点としては、高温のＬＳＩ製造工程を
経た後にリーク電流が増大することが挙げられる。この
問題を解決する方法として、例えば文献Ｐｒｏｃ．Ｓｙ
ｍｐ．ＶＬＳＩ Ｔｅｃｈ，３−４（１９８９）（米）
ｐ．２５に記された方法がある。図２（Ａ）〜（Ｅ）は
その説明のための、概略的に示した断面工程図である。
【０００４】この方法では、まずシリコン基板２１の上
に熱酸化法あるいは化学気相成長（ＣＶＤ）法によりＳ
ｉＯ2 膜２２が形成され、次いでこのＳｉＯ2 膜２２上
に下部電極となるポリシリコン膜２３をＣＶＤ法により
形成する（図２（Ａ））。
に熱酸化法あるいは化学気相成長（ＣＶＤ）法によりＳ
ｉＯ2 膜２２が形成され、次いでこのＳｉＯ2 膜２２上
に下部電極となるポリシリコン膜２３をＣＶＤ法により
形成する（図２（Ａ））。
【０００５】次に、ポリシリコン膜２３の低抵抗化のた
めにリン（Ｐ）をイオン注入法あるいは、ＰＯＣｌ3 ガ
ス雰囲気中における熱拡散により導入した後、下部電極
をパターニングするためのマスクになるレジストパター
ン（図示せず）が形成された後、このレジストパターン
をマスクとしポリシリコン膜２３の不要部分がエッチン
グされ、ポリシリコン膜の下部電極２３ａが形成される
（図２（Ｂ））。
めにリン（Ｐ）をイオン注入法あるいは、ＰＯＣｌ3 ガ
ス雰囲気中における熱拡散により導入した後、下部電極
をパターニングするためのマスクになるレジストパター
ン（図示せず）が形成された後、このレジストパターン
をマスクとしポリシリコン膜２３の不要部分がエッチン
グされ、ポリシリコン膜の下部電極２３ａが形成される
（図２（Ｂ））。
【０００６】この下部電極２３ａの上にＣＶＤ法を用い
Ｔａ2 Ｏ5 膜２４を形成する。Ｔａ2 Ｏ5 膜２４は、ペ
ンタエトキシタンタル（Ｔａ（ＯＣ2 Ｈ5 ）5 ）と酸素
（Ｏ2 ）ガスを用い基板温度４２０℃で形成している
（図２（Ｃ））。
Ｔａ2 Ｏ5 膜２４を形成する。Ｔａ2 Ｏ5 膜２４は、ペ
ンタエトキシタンタル（Ｔａ（ＯＣ2 Ｈ5 ）5 ）と酸素
（Ｏ2 ）ガスを用い基板温度４２０℃で形成している
（図２（Ｃ））。
【０００７】Ｔａ2 Ｏ5 膜２４形成後、Ｔａ2 Ｏ5 膜２
４の緻密化及び欠陥密度削減の為に熱処理を行うが、こ
の熱処理が従来の方法とは異なる。前記文献の方法は、
著者により２ステップアニールと名付けられており、ま
ず始めにオゾン（９ｖｏｌ％）／Ｏ2 雰囲気中において
Ｈｇランプを用い紫外線を照射しながら３００℃で熱処
理を行い、次いでＯ2 雰囲気中において８００℃で熱処
理を行うという方法である。この熱処理によりポリシリ
コンの下部電極２３ａとのＴａ2 Ｏ5 膜２４の間には、
ポリシリコンが酸化され薄いＳｉＯ2 膜２５が形成され
る（図２（Ｄ））。
４の緻密化及び欠陥密度削減の為に熱処理を行うが、こ
の熱処理が従来の方法とは異なる。前記文献の方法は、
著者により２ステップアニールと名付けられており、ま
ず始めにオゾン（９ｖｏｌ％）／Ｏ2 雰囲気中において
Ｈｇランプを用い紫外線を照射しながら３００℃で熱処
理を行い、次いでＯ2 雰囲気中において８００℃で熱処
理を行うという方法である。この熱処理によりポリシリ
コンの下部電極２３ａとのＴａ2 Ｏ5 膜２４の間には、
ポリシリコンが酸化され薄いＳｉＯ2 膜２５が形成され
る（図２（Ｄ））。
【０００８】次に、上部電極となるタングステン（Ｗ）
膜がスパッタ法により形成された後、上部電極をパター
ニングするためのマスクになるレジストパターン（図示
せず）が形成される。このレジストパターンをマスクと
しＷ膜の不要部分がエッチングされてＷ膜の上部電極２
６ａが形成され、Ｔａ2 Ｏ5 キャパシタが作製される
（図２（Ｅ））。
膜がスパッタ法により形成された後、上部電極をパター
ニングするためのマスクになるレジストパターン（図示
せず）が形成される。このレジストパターンをマスクと
しＷ膜の不要部分がエッチングされてＷ膜の上部電極２
６ａが形成され、Ｔａ2 Ｏ5 キャパシタが作製される
（図２（Ｅ））。
【０００９】このように２ステップアニールを行うこと
により、例えば従来のＯ2 雰囲気中での熱処理だけ行っ
たＴａ2 Ｏ5 キャパシタに比べ、リーク電流は減少し、
ＴＤＤＢ（経時的絶縁破壊）寿命も大幅に改善される。
により、例えば従来のＯ2 雰囲気中での熱処理だけ行っ
たＴａ2 Ｏ5 キャパシタに比べ、リーク電流は減少し、
ＴＤＤＢ（経時的絶縁破壊）寿命も大幅に改善される。
【００１０】
【発明が解決しようとする課題】しかしながら、以上に
述べた方法により作製したＴａ2 Ｏ5 キャパシタにおい
ては、熱処理の際にポリシリコンの下部電極とＴａ2 Ｏ
5 膜の間に形成されるＳｉＯ2 膜の膜厚が比較的厚くな
ってしまうために、Ｔａ2 Ｏ5 膜の見かけ上の誘電率が
小さくなってしまい、Ｔａ2 Ｏ5 膜を薄膜化してもこの
ＳｉＯ2 膜厚で決まる容量分しか電荷を蓄積できなくな
るという問題点があった。
述べた方法により作製したＴａ2 Ｏ5 キャパシタにおい
ては、熱処理の際にポリシリコンの下部電極とＴａ2 Ｏ
5 膜の間に形成されるＳｉＯ2 膜の膜厚が比較的厚くな
ってしまうために、Ｔａ2 Ｏ5 膜の見かけ上の誘電率が
小さくなってしまい、Ｔａ2 Ｏ5 膜を薄膜化してもこの
ＳｉＯ2 膜厚で決まる容量分しか電荷を蓄積できなくな
るという問題点があった。
【００１１】この発明は、以上述べた問題点を除去する
ため、ポリシリコンの下部電極とＴａ2 Ｏ5 膜の間に形
成されるＳｉＯ2 膜の膜厚を薄くし、かつリーク電流が
少なく及びＴＤＤＢ寿命の長い半導体装置の製造方法を
提供することを目的とする。
ため、ポリシリコンの下部電極とＴａ2 Ｏ5 膜の間に形
成されるＳｉＯ2 膜の膜厚を薄くし、かつリーク電流が
少なく及びＴＤＤＢ寿命の長い半導体装置の製造方法を
提供することを目的とする。
【００１２】
【課題を解決するための手段】この発明は前記目的のた
め、半導体装置の製造方法において、Ｔａ2 Ｏ5 膜を形
成後、亜酸化窒素（Ｎ2 Ｏ）中で熱処理を行なうように
したものである。
め、半導体装置の製造方法において、Ｔａ2 Ｏ5 膜を形
成後、亜酸化窒素（Ｎ2 Ｏ）中で熱処理を行なうように
したものである。
【００１３】
【作用】前述したように本発明は、Ｔａ2 Ｏ5 膜形成
後、瞬時熱処理（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲
気中において熱処理を行なうようにしたので、下部電極
のポリシリコンとＴａ2 Ｏ5 膜の間に酸窒化シリコン
（ＳｉＯＮ）膜が形成される。このＳｉＯＮ膜の存在に
より、ＵＶオゾンアニールあるいはＯ2 アニールにより
下部電極のポリシリコンとＴａ2 Ｏ5 膜の間に形成され
るＳｉＯ2 膜は、Ｎ2Ｏアニールを行わない場合に比べ
薄くなる。したがって、ＳｉＯ2 膜厚増加によるＴａ2
Ｏ5 膜の見かけ上の誘電率の減少を抑えることができ
る。
後、瞬時熱処理（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲
気中において熱処理を行なうようにしたので、下部電極
のポリシリコンとＴａ2 Ｏ5 膜の間に酸窒化シリコン
（ＳｉＯＮ）膜が形成される。このＳｉＯＮ膜の存在に
より、ＵＶオゾンアニールあるいはＯ2 アニールにより
下部電極のポリシリコンとＴａ2 Ｏ5 膜の間に形成され
るＳｉＯ2 膜は、Ｎ2Ｏアニールを行わない場合に比べ
薄くなる。したがって、ＳｉＯ2 膜厚増加によるＴａ2
Ｏ5 膜の見かけ上の誘電率の減少を抑えることができ
る。
【００１４】
【実施例】図１は、この発明の実施例による半導体装置
の製造方法を説明するための概略的に示した断面工程図
である。
の製造方法を説明するための概略的に示した断面工程図
である。
【００１５】始めに、従来同様シリコン基板１１の上に
熱酸化法あるいは化学気相成長（ＣＶＤ）法により、Ｓ
ｉＯ2 膜１２を形成し、次いでこのＳｉＯ2 膜１２上に
下部電極となるポリシリコン膜１３をＣＶＤ法により形
成する（図１（Ａ））。
熱酸化法あるいは化学気相成長（ＣＶＤ）法により、Ｓ
ｉＯ2 膜１２を形成し、次いでこのＳｉＯ2 膜１２上に
下部電極となるポリシリコン膜１３をＣＶＤ法により形
成する（図１（Ａ））。
【００１６】次に、ポリシリコン膜１３の低抵抗化のた
めにリン（Ｐ）をイオン注入法あるいは、ＰＯＣｌ3 ガ
ス雰囲気中における熱拡散により導入した後、下部電極
をパターニングするためのマスクになるレジストパター
ン（図示せず）を形成し、このレジストパターンをマス
クとしポリシリコン膜１３の不要部分をエッチングし、
ポリシリコン膜の下部電極１３ａを形成する（図１
（Ｂ））。
めにリン（Ｐ）をイオン注入法あるいは、ＰＯＣｌ3 ガ
ス雰囲気中における熱拡散により導入した後、下部電極
をパターニングするためのマスクになるレジストパター
ン（図示せず）を形成し、このレジストパターンをマス
クとしポリシリコン膜１３の不要部分をエッチングし、
ポリシリコン膜の下部電極１３ａを形成する（図１
（Ｂ））。
【００１７】この下部電極１３ａの上にＣＶＤ法、又は
反応性スパッタ法を用いＴａ2 Ｏ5膜１４を形成する。
ＣＶＤ法では、ペンタエトキシタンタル（Ｔａ（ＯＣ2
Ｈ5）5 ）と酸素（Ｏ2 ）ガスを用い、基板温度４２０
℃でＴａ2 Ｏ5 膜１４を形成する。スパッタ法ではＴａ
ターゲットを用い、Ｏ2 雰囲気中でスパッタすることに
よりＴａ2 Ｏ5 膜１４を形成する（図１（Ｃ））。
反応性スパッタ法を用いＴａ2 Ｏ5膜１４を形成する。
ＣＶＤ法では、ペンタエトキシタンタル（Ｔａ（ＯＣ2
Ｈ5）5 ）と酸素（Ｏ2 ）ガスを用い、基板温度４２０
℃でＴａ2 Ｏ5 膜１４を形成する。スパッタ法ではＴａ
ターゲットを用い、Ｏ2 雰囲気中でスパッタすることに
よりＴａ2 Ｏ5 膜１４を形成する（図１（Ｃ））。
【００１８】Ｔａ2 Ｏ5 膜１４形成後、Ｔａ2 Ｏ5 膜１
４の緻密化及び欠陥密度削減の為に熱処理を行う。熱処
理方法は３通りあり、順に説明する。
４の緻密化及び欠陥密度削減の為に熱処理を行う。熱処
理方法は３通りあり、順に説明する。
【００１９】第一の方法においては、始めに瞬時熱処理
（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲気中において９
００℃で３０秒の熱処理を行なう。この熱処理をＮ2 Ｏ
アニールと呼ぶ。次に、オゾン（Ｏ3 ）／Ｏ2 雰囲気中
においてＨｇランプを用い紫外線を照射しながら３００
℃で熱処理を行う。この熱処理をＵＶオゾンアニールと
呼ぶ。最後に、Ｏ2 雰囲気中において８００℃で熱処理
を行う。この熱処理をＯ2 アニールと呼ぶ。
（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲気中において９
００℃で３０秒の熱処理を行なう。この熱処理をＮ2 Ｏ
アニールと呼ぶ。次に、オゾン（Ｏ3 ）／Ｏ2 雰囲気中
においてＨｇランプを用い紫外線を照射しながら３００
℃で熱処理を行う。この熱処理をＵＶオゾンアニールと
呼ぶ。最後に、Ｏ2 雰囲気中において８００℃で熱処理
を行う。この熱処理をＯ2 アニールと呼ぶ。
【００２０】第二の方法は、始めにＵＶオゾンアニール
を行い、次いでＮ2 Ｏアニール、最後にＯ2 アニールを
行う方法である。
を行い、次いでＮ2 Ｏアニール、最後にＯ2 アニールを
行う方法である。
【００２１】第三の方法は、Ｎ2 Ｏアニールを行った
後、Ｏ2 アニールを行うという方法である。
後、Ｏ2 アニールを行うという方法である。
【００２２】いずれの熱処理方法においても、ポリシリ
コンの下部電極１３ａとのＴａ2 Ｏ5 膜１４の間には、
Ｎ2 Ｏアニールによりポリシリコンが酸窒化され薄い酸
窒化シリコン（ＳｉＯＮ）膜１５が形成され、またＵＶ
オゾン及びＯ2 アニールによりポリシリコンが酸化され
ＳｉＯ2 膜１６が形成される（図１（Ｄ））。
コンの下部電極１３ａとのＴａ2 Ｏ5 膜１４の間には、
Ｎ2 Ｏアニールによりポリシリコンが酸窒化され薄い酸
窒化シリコン（ＳｉＯＮ）膜１５が形成され、またＵＶ
オゾン及びＯ2 アニールによりポリシリコンが酸化され
ＳｉＯ2 膜１６が形成される（図１（Ｄ））。
【００２３】次に、上部電極となるタングステン（Ｗ）
膜をスパッタ法により形成した後、上部電極をパターニ
ングするためのマスクになるレジストパターン（図示せ
ず）を形成する。このレジストパターンをマスクとし、
Ｗ膜の不要部分をエッチングしてＷ膜の上部電極１７ａ
を形成し、Ｔａ2 Ｏ5 キャパシタが作製される（図１
（Ｅ））。
膜をスパッタ法により形成した後、上部電極をパターニ
ングするためのマスクになるレジストパターン（図示せ
ず）を形成する。このレジストパターンをマスクとし、
Ｗ膜の不要部分をエッチングしてＷ膜の上部電極１７ａ
を形成し、Ｔａ2 Ｏ5 キャパシタが作製される（図１
（Ｅ））。
【００２４】
【発明の効果】以上詳細に説明したように、この発明の
半導体装置の製造方法によれば、Ｔａ2 Ｏ5 膜形成後、
瞬時熱処理（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲気中
において熱処理を行なうようにしたので、下部電極のポ
リシリコンとＴａ2 Ｏ5 膜の間に酸窒化シリコン（Ｓｉ
ＯＮ）膜が形成される。このＳｉＯＮ膜の存在により、
ＵＶオゾンアニールあるいはＯ2 アニールにより下部電
極のポリシリコンとＴａ2 Ｏ5 膜の間に形成されるＳｉ
Ｏ2 膜は、Ｎ2 Ｏアニールを行わない場合に比べ薄くな
る。したがって、ＳｉＯ2 膜厚増加によるＴａ2 Ｏ5 膜
の見かけ上の誘電率の減少を抑えることができ、微細デ
バイスのキャパシタに必要な容量の電荷を蓄積できるキ
ャパシタ用絶縁膜とすることができる。
半導体装置の製造方法によれば、Ｔａ2 Ｏ5 膜形成後、
瞬時熱処理（ＲＴＡ）装置を用い、Ｎ2 Ｏガス雰囲気中
において熱処理を行なうようにしたので、下部電極のポ
リシリコンとＴａ2 Ｏ5 膜の間に酸窒化シリコン（Ｓｉ
ＯＮ）膜が形成される。このＳｉＯＮ膜の存在により、
ＵＶオゾンアニールあるいはＯ2 アニールにより下部電
極のポリシリコンとＴａ2 Ｏ5 膜の間に形成されるＳｉ
Ｏ2 膜は、Ｎ2 Ｏアニールを行わない場合に比べ薄くな
る。したがって、ＳｉＯ2 膜厚増加によるＴａ2 Ｏ5 膜
の見かけ上の誘電率の減少を抑えることができ、微細デ
バイスのキャパシタに必要な容量の電荷を蓄積できるキ
ャパシタ用絶縁膜とすることができる。
【００２５】さらに、ＳｉＯＮ膜の存在により、電流注
入時にポリシリコンとＳｉＯＮ膜界面での電子捕獲量が
減少するためＴＤＤＢ寿命を長い、信頼性の高いキャパ
シタ用絶縁膜とすることができる。
入時にポリシリコンとＳｉＯＮ膜界面での電子捕獲量が
減少するためＴＤＤＢ寿命を長い、信頼性の高いキャパ
シタ用絶縁膜とすることができる。
【図１】本発明の実施例
【図２】従来例
１１ シリコン基板 １２ ＳｉＯ2 膜 １３ ポリシリコン膜 １４ Ｔａ2 Ｏ5 膜 １５ ＳｉＯＮ膜 １６ ＳｉＯ2 膜
Claims (1)
- 【請求項１】 （ａ）半導体基板上に、キャパシタ用下
部電極を形成する工程、 （ｂ）前記下部電極上にキャパシタ用絶縁膜としてタン
タルオキサイド（Ｔａ2 Ｏ5 ）膜を形成する工程、 （ｃ）前記タンタルオキサイド膜を亜酸化窒素（Ｎ
2 Ｏ）ガス雰囲気中において熱処理をすることを含む工
程、 以上の工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13844792A JPH05335483A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13844792A JPH05335483A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335483A true JPH05335483A (ja) | 1993-12-17 |
Family
ID=15222221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13844792A Pending JPH05335483A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335483A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608247A (en) * | 1994-06-14 | 1997-03-04 | Micron Technology Inc. | Storage capacitor structures using CVD tin on hemispherical grain silicon |
| US5753963A (en) * | 1994-11-07 | 1998-05-19 | International Busness Machines Corp. | Multi-surfaced capacitor for storing more charge per horizontal chip area |
| GB2320131A (en) * | 1996-04-10 | 1998-06-10 | United Microelectronics Corp | Process for fabricating low leakage current LPCVD tantalum oxide films |
| KR100234702B1 (ko) * | 1996-12-05 | 1999-12-15 | 김영환 | Ta2o5 유전막을 갖는 캐패시터 제조방법 |
| US6316307B1 (en) | 1999-01-07 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Method of forming a capacitor for a semiconductor memory device |
| US6337291B1 (en) | 1999-07-01 | 2002-01-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor for semiconductor memory device |
| US6372667B1 (en) | 1999-06-25 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a capacitor for semiconductor memory devices |
| US6376299B1 (en) | 1999-07-02 | 2002-04-23 | Hyundai Electronics Industries, Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6448128B1 (en) | 1999-07-01 | 2002-09-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6525364B1 (en) | 1999-06-25 | 2003-02-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6541330B1 (en) | 1999-07-01 | 2003-04-01 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6576528B1 (en) | 1999-06-29 | 2003-06-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6740553B1 (en) | 1999-06-25 | 2004-05-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| KR100467475B1 (ko) * | 1997-12-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터형성방법 |
-
1992
- 1992-05-29 JP JP13844792A patent/JPH05335483A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608247A (en) * | 1994-06-14 | 1997-03-04 | Micron Technology Inc. | Storage capacitor structures using CVD tin on hemispherical grain silicon |
| US5753963A (en) * | 1994-11-07 | 1998-05-19 | International Busness Machines Corp. | Multi-surfaced capacitor for storing more charge per horizontal chip area |
| GB2320131A (en) * | 1996-04-10 | 1998-06-10 | United Microelectronics Corp | Process for fabricating low leakage current LPCVD tantalum oxide films |
| KR100234702B1 (ko) * | 1996-12-05 | 1999-12-15 | 김영환 | Ta2o5 유전막을 갖는 캐패시터 제조방법 |
| KR100467475B1 (ko) * | 1997-12-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터형성방법 |
| US6316307B1 (en) | 1999-01-07 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Method of forming a capacitor for a semiconductor memory device |
| US6740553B1 (en) | 1999-06-25 | 2004-05-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6525364B1 (en) | 1999-06-25 | 2003-02-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6372667B1 (en) | 1999-06-25 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a capacitor for semiconductor memory devices |
| US6787414B2 (en) * | 1999-06-25 | 2004-09-07 | Hyundai Electronics Industries | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6576528B1 (en) | 1999-06-29 | 2003-06-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6448128B1 (en) | 1999-07-01 | 2002-09-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6541330B1 (en) | 1999-07-01 | 2003-04-01 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6777740B2 (en) | 1999-07-01 | 2004-08-17 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6337291B1 (en) | 1999-07-01 | 2002-01-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor for semiconductor memory device |
| US6376299B1 (en) | 1999-07-02 | 2002-04-23 | Hyundai Electronics Industries, Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| US5861651A (en) | Field effect devices and capacitors with improved thin film dielectrics and method for making same | |
| JPH09246477A (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH05335483A (ja) | 半導体装置の製造方法 | |
| US6459562B1 (en) | High density metal insulator metal capacitors | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| JPH09266290A (ja) | 半導体装置の製造方法 | |
| JPH0590501A (ja) | 薄膜抵抗体の製造方法 | |
| JP2003309260A (ja) | 超薄型ゲート酸化物の完全性を改良する方法 | |
| JPH06163819A (ja) | 半導体装置のキャパシタ構造 | |
| JPH0864763A (ja) | キャパシタ及びその製造方法 | |
| JP2001196368A (ja) | 薄膜誘電体を備えた電界効果デバイスおよびコンデンサを作製する方法およびその結果得られるデバイス | |
| JP2005064052A (ja) | 半導体装置の製造方法 | |
| JPH08264648A (ja) | 半導体装置 | |
| JPS59108358A (ja) | 半導体装置 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPH0758295A (ja) | キャパシタ及びその製造方法 | |
| JP3902417B2 (ja) | 半導体装置の製造方法 | |
| JP2000232209A (ja) | 大容量キャパシタの製造方法 | |
| KR20040102277A (ko) | 유전막 형성방법 | |
| JPH0311551B2 (ja) | ||
| JPH10178159A (ja) | キャパシタを有する半導体装置およびその製造方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| JPH07335836A (ja) | 半導体装置の製造方法 |