JP3902417B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
本発明は、半導体装置の製造方法に関し、特に、ＭＩＳ型コンデンサを形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
例えば特開昭６２−１６３３５６号公報には、トランジスタと共にＭＩＳ型コンデンサの集積された半導体集積回路が詳述されている。つまり図１１に有るように、Ｐ型半導体基板１上のＮ型のエピタキシャル層２には全面に渡り、酸化膜等の絶縁膜３が被覆され、Ｐ＋型の分離領域４で島領域５が形成されている。なお、符号６は、Ｎ＋型の埋込層である。
【０００３】
この絶縁膜の開孔部には、ＭＩＳ型コンデンサの下層電極となるＮ＋型の下層拡散領域７が拡散されており、この開孔部を覆うように全面にＳｉ窒化膜８が被覆されている。ここでこの文献では、Ｓｉ窒化膜の膜厚補正のためにエッチング工程が入り、その後に、１１００度のウェット酸化が１０分間行われている。この酸化の工程で、余剰のＳｉ（未反応生成物）の酸化が行われ、またピンホールに露出しているＳｉを酸化してピンホールを塞いでいる。この酸化により、表面にＳｉ酸化膜９が４０オングストローム程度に成長している。
【０００４】
続いて、図１２のように、Ｓｉ窒化膜８の上面にポリＳｉ１０が被覆され、更に図１３のように、ＲＩＥやＣＤＥ等のドライエッチング技術により、パターニングされて形成されていた。また図面では省略したが、この後のベース領域のイオン注入時に、前記ポリＳｉ膜１０にもベースの不純物、例えばＢが注入され、ポリＳｉ１０の抵抗値を下げている。またこのポリＳｉ１０の上には、金属材料、例えばＡｌより成る上層電極が形成され、前記注入により取り出し抵抗が下げられている。
【０００５】
【発明が解決しようとする課題】
以上ＭＩＳ型コンデンサの製造方法について説明した。このコンデンサは、ＩＣ回路のＣＲ回路等に採用するもので、容量値としては２０００〜４０００ＰＦと非常に大きい容量値を必要とし、また膜厚は、一世代前は９００オングストロームであった。一方、ＩＣは、年々シュリンクされ、素子の実装密度が向上しているが、前記ＭＩＳ型コンデンサは、誘電体膜厚が９００オングストロームで厚いため、前記容量値を実現しようとすると、コンデンサの占める面積が非常に大きくなってしまう問題があった。この問題は、コンデンサの膜厚を減少すればその分容量値が増大するため、近年９００オングストローム程度から約半分の膜厚、４００オングストローム程度を採用するようになってきた。従来例で取り上げた文献では５００オングストロームで説明してある。
【０００６】
一方、Ｓｉ窒化膜に必要な耐電圧特性は、膜厚が薄くなる分更に強くする必要があった。しかし一般的に、良質のＳｉ窒化膜の耐圧は、４００オングストロームで約３０ボルト程度である事が判っている。またＩＣ回路は一般に１５ボルト電源であるためコンデンサに加わる電圧は、最高１５ボルトであり、良質な膜が形成されれば充分４００オングストロームで実現が可能である。しかしＳｉ窒化膜の膜厚を４００オングストロームにしても、その面積は広く、ＩＣ全体の面積に対して１５パーセント〜２０パーセント近くまでしめる。従ってどこかに誘電体膜内に欠陥等が発生し、満足のゆかないコンデンサが存在する確率は非常に高い問題があった。
【０００７】
そこでまず半導体基板に載せられるＳｉ窒化膜自身は良質の膜なのか実験をしてみた。つまりＳｉウェハ上の酸化膜開口部に４００オングストロームのＳｉ窒化膜を成膜し、その上にＡｌ電極を被着し、ＭＩＳ型コンデンサのみを形成し、耐圧不良を調べてみた。調査の結果、耐圧不良は殆ど無いことが判った。つまりＳｉ窒化膜をＣＶＤ法で形成した際、膜は良質の膜であったが、熱が加わりＳｉ窒化膜自身が酸化されたり、またＳｉ窒化膜がエッチング液に浸される等、Ｓｉ窒化膜が工程の途中で色々な工程に晒され劣化することが判った。
【０００８】
前述の従来例で説明した図１１〜図１３の工程は、本来Ｓｉ窒化膜８の形成工程において、Ｓｉの未反応物質、反応途中の物質等の完全に反応されていない物質（中間生成物）が存在するために、積極的にこの完全に反応されていない物質を酸化して絶縁物に変換し、ショートや膜特性の劣化等を防ごうとする主旨のものである。
【０００９】
しかしＳｉ窒化膜の酸化の前にエッチング工程がある時は、未反応物質がエッチングされピンホールが生成されショート等の問題が有ることが判ってきた。またこのＳｉ窒化膜の熱酸化を経てもこのピンホールがふさがるとは断言できないことも判った。つまり調査研究をし続けてゆくに従い、熱が加わることによる酸化工程およびエッチング工程を経ることが、ＭＩＳ型コンデンサの特性にとって非常に悪いことが判ってきた。
【００１０】
一方、完全に反応されていない物質（中間生成物）としては、全て解明されていないが、Ｓｉ、Ｓｉ−Ｏ−Ｎ等がある。つまりこれらの物質およびマイクロクラック等のウィーク・スポットがＳｉ窒化膜に生成され、これらが例えば酸化雰囲気で異常酸化され、この異常酸化されたウィーク・スポットがエッチング工程により取り除かれ、この部分で不良が起こる問題があった。
【００１１】
例えば熱が加わることによる酸化工程、つまり熱酸化膜の生成工程では、Ｓｉが酸化されてＳｉＯ２に、Ｓｉ−Ｏ−ＮがＳｉＯ２、SｉＮになり、材質が異なるため構造的に弱いウィークスポットが拡大し、窒化膜の誘電体特性を悪化させるのかも知れない。従来例では、ポリＳｉにカバーされＳｉ窒化膜の保護が完全であるように見えるが、Ｓｉ窒化膜の形成後、膜厚制御のためにこの膜をエッチングすると、この構造的に弱いところが積極的に除去され（Ｓｉ窒化膜の中間生成物は、フッ酸で簡単に除去されてしまう）、大きなピンホールを形成し、酸化工程を経てもピンホールによっては埋まらなかったり、ピンホールが小さすぎで酸化が進まなかったりする。また前記ウィークスポットが点在したりすることになる。従って上層に形成した導電材（ここではポリＳｉ層１０）と下層拡散領域７が短絡したり、膜質が劣化したりする問題があった。
【００１２】
またポリＳｉの代わりにＳｉ酸化膜をＳｉ窒化膜の上にＣＶＤで成膜し、ＴＲのエミッタ、ベースおよびコレクタのコンタクト孔を開ける際に、Ｓｉ酸化膜を取り除くプロセスもある。つまりＳｉ窒化膜はＳｉ酸化膜で保護されているが、コンデンサの容量値が低下するために、この酸化膜を完全に取り除く必要があり、若干のオーバーエッチする必要がある。結局Ｓｉ窒化膜はエッチングガスやエッチング液に晒され、前記ウィークスポットが積極的にエッチングされ、耐圧等の特性劣化につながる問題があった。
【００１３】
つまりエッチングや熱酸化によりＳｉが絶縁層に成って特性が向上されるのではなく、かえって特性を悪化させることが判った。また熱処理が加わることにより、Ｓｉ−Ｏ−Ｎが一部は、ＳｉＯ２に、また一部がＳｉ窒化膜の中間生成物に成ったりしてウィークスポットが増大し、、エッチング工程により、ピンホールが形成されてしまう問題があった。
【００１４】
更には、ベースに不純物を導入する工程を利用してポリＳｉ膜に不純物を導入しポリＳｉ膜の抵抗値を下げていたが、Ｓｉ窒化膜は、ベース拡散、エミッタ拡散時の熱処理工程が付加されているので、Ｓｉ窒化膜の劣化、ポリＳｉ膜の低抵抗値の抑制、ｈＦＥのコントロールのしにくさ等が生じた。
【００１５】
【課題を解決するための手段】
本発明は斯上した課題に鑑みてなされ、ＭＩＳ型コンデンサの誘電体膜となるＳｉ窒化膜の劣化を防止することにより、ＭＩＳ型コンデンサの特性の向上を図ることである。本発明のＭＩＳ型コンデンサによれば、半導体層と、拡散層と、シリコン窒化膜と、シリコン窒化膜の上に実質他の物質が介在されずに形成され、不純物が導入されたポリシリコン層とを有する。
【００１６】
このため、製造工程においてシリコン窒化膜の表面がポリシリコン層によって被覆されることで保護され、エッチャントや酸化雰囲気などにシリコン窒化膜の表面がさらされないのでこれが劣化することを抑止することが可能になる。つまり従来のようにピンホールや未反応物質を取り除くためにシリコン窒化膜を酸化せずに、すぐさまポリＳｉを載せ、基板に到達したままのシリコン窒化膜を維持させるのがこの目的である。
【００１７】
またポリシリコン層は、不純物が導入されているので一種の電極として成り、ずっとシリコン窒化膜を保護し続ける。しかもポリシリコン層の膜厚を部分的に薄くすることで不純物濃度を高くでき電極としての機能を高めることができる。さらに、ポリシリコン層の膜厚は、ＭＩＳ型コンデンサの耐圧が３０Ｖ以下の際に１５００Å以上２５００Å以下に形成されている。
【００１８】
ポリシリコン層の膜厚があまりに薄くなると、例えばポリシリコン層にピンホール等が生成され上下の電極が短絡してしまってコンデンサとして作用せず、また逆にこれがあまりに厚すぎるとその後不純物をポリシリコン層に導入しても不純物濃度が低くなるので空乏層が広がりやすく成りこれが容量成分を有し、ＭＩＳ型コンデンサ全体の容量が低下してしまうが、ＭＩＳ型コンデンサの耐圧が３０Ｖ以下の際に１５００Å以上２５００Å以下に形成されていれば、このような短絡の問題や容量低下が生じることを抑止することが可能になる。
【００１９】
このため、シリコン窒化膜の表面がポリシリコン層によって被覆されることで保護され、エッチャントや酸化雰囲気などにシリコン窒化膜の表面がさらされないのでこれが劣化することを抑止することが可能になる。しかもポリシリコン層に不純物を導入しているので電極としての機能を持たせることができ、これより完成するまでポリシリコン層はシリコン窒化膜の上に載って保護し続ける。
【００２０】
さらに、ポリシリコン層を形成するときに、シリコン窒化膜を酸化雰囲気に晒されないで形成している。このためシリコン窒化膜を形成する装置から基板を搬出して、ポリシリコン層を形成する装置に入れる際に表面が露出しているシリコン窒化膜が酸化雰囲気などに晒されてしまって表面が劣化してしまうことを抑止することが可能になる。
【００２１】
さらに、ポリシリコン層及びシリコン窒化膜の少なくとも周辺部にフォトレジストを選択形成して第２の絶縁膜をエッチングし、残存したポリシリコン層及びシリコン窒化膜の周辺部以外の領域を露出させている。このため、露光ずれなどによってフォトレジストの形成領域がずれてしまっても、フォトレジストの開口がポリシリコン層及びシリコン窒化膜の形成領域からずれて他の領域に開口が形成され、この領域がその後のエッチング工程などで除去されてしまうという不都合を抑止することが可能となる。
【００２２】
さらに、ＭＩＳ型コンデンサの誘電体層となるシリコン窒化膜を第１の絶縁膜上に形成した後に、シリコン窒化膜の上に引き続いてポリシリコン層を形成している。このため、シリコン窒化膜の表面がポリシリコン層によって被覆されることで保護され、エッチャントや酸化雰囲気などにシリコン窒化膜の表面がさらされないのでこれが劣化することを抑止することが可能になる。
【００２３】
さらに、ＭＩＳコンデンサの耐圧が３０Ｖ以下の場合において、第２の開口を形成するエッチング工程の後に残存するポリシリコン層の膜厚は、１５００Å以上２５００Å以下である。このため、ポリシリコン層の膜厚が厚すぎて容量が低下したり、薄すぎて短絡してしまうということを抑止できる。
【００２４】
さらに、残存したポリシリコン層及びシリコン窒化膜の一部が露出するように第２の絶縁膜を残存させる工程では、残存したポリシリコン層及びシリコン窒化膜の周辺部を被覆するように第２の絶縁膜を残存させているので、露光ずれなどによってフォトレジストの形成領域がずれてしまっても、フォトレジストの開口がポリシリコン層及びシリコン窒化膜の形成領域からずれて他の領域に開口が形成され、この領域がその後のエッチング工程などで除去されてしまうことを抑止することが可能となる。
【００２５】
【発明の実施の形態】
以下に本発明の製造方法を、バイポーラトランジスタの集積回路装置を例に詳述する。先ず図１の如く、Ｐ型シリコン半導体基板２１の表面に熱酸化膜２２を形成した後、Ｎ＋型の埋込み層２３の形成予定領域を蝕刻した後、この開口部を介してＮ型の不純物であるアンチモンやヒ素をドープし、約１０００度程度で数時間程度拡散する。
【００２６】
続いて図２のように、前記熱酸化膜２２を全面に渡り除去した後に、再度〜４００オングストローム程度の熱酸化膜２４を形成し直し、Ｐ＋型の上下分離領域の下側の拡散領域の形成予定領域２５上が露出するように、熱酸化膜の上にホトレジスト膜２６を形成し、この開口部を介してＰ型の不純物であるボロンをイオン注入する。ここでは、イオン注入以外に酸化膜を開口し、デポジーションで拡散しても良い。
【００２７】
次に前記ホトレジスト膜２６を除去した後、若干の熱拡散を経て、第３図のように、前記半導体基板２１上に周知の気相成長法によって比抵抗０．１〜５Ω・cmのＮ型のエピタキシャル層２７を約４μｍの厚さに形成する。この時は、先にドープした不純物は上下方向に若干拡散されている。次に、温度約１０００℃、熱酸化によって、前記エピタキシャル層２７表面に、５００オングストローム程度の熱酸化膜を形成した後、この半導体基板全体を約１０００℃、約１〜２時間の条件で処理して、先にドープした不純物を再拡散する。
【００２８】
従って前記下側の拡散領域は、前記エピタキシャル層２７の約半分以上（基板表面から約３μｍ）まで上方拡散される。また本工程は、酸素雰囲気、Ｎ２雰囲気およびスチーム雰囲気で上拡散され、エピタキシャル層２７表面の熱酸化膜２８は数千オングストロームの厚さまで成長する。続いてＭＩＳ型コンデンサの下層電極となる下層電極領域に対応する前記熱酸化膜２８を除去し、Ｎ型の不純物を有したデポジーション膜、例えばリングラス２９を被覆した後エピタキシャル層２７内にリンを拡散し、下層拡散領域３０を形成する。ここで下層拡散領域３０の表面にも、酸化膜が生成され、後述の上側の分離領域、およびベース領域のイオン注入時は、十分にマスクとして働くことになる。ただし、前記熱酸化膜を全て除去し、例えばシリコン窒化膜やＳｉ酸化膜等を付け直して拡散マスクとしても良いし、ＣＶＤ法で形成しても良い。
【００２９】
続いて、図４の如く、予定の上下分離領域の上側の拡散領域、予定のベース領域および拡散抵抗領域に対応する前記熱酸化膜２８に不純物の導入孔３１，３２，３３を形成する工程がある。ここではポジ型レジスト膜をマスクとし、ドライエッチングによって形成する。この後、図５のようにエピタキシャル層２７の露出している開孔領域をダミー酸化して、薄く酸化膜を形成する。このダミー酸化膜は、後のイオン注入工程によるエピタキシャル層２７のダメージを減少し、またイオンをランダムに分散して均一に注入するために用いる。
【００３０】
続いて、図５の如く、前記予定のベース領域上の前記導入孔３２と拡散抵抗の導入口３３にマスク３４を設け、不純物を導入して前記上側の拡散領域を形成する。ここでは注入イオンのブロックが可能なレジスト膜、いわゆるマスク３４を全面に被覆した後、前記上側の拡散領域に対応するマスク３４を除去し、Ｐ型の不純物であるボロンを所定条件で注入し、図６のように上側の拡散領域３５を形成する。
【００３１】
本工程は、図の如くマスクの開口部を熱酸化膜の導入孔３１より大きく形成することで、この熱酸化膜２８がマスクとして働くので前記導入孔３１と前記上側の拡散領域３５の形成位置が一致するようになっている。その後、前記マスク３３の除去、所定の熱処理を行ない、前記上側の拡散領域３５を下側の拡散領域３６へ到達させる。
【００３２】
本工程では、上下分離領域の下側の拡散領域３６をエピタキシャル層２７の厚みの半分以上はい上げて拡散した後に上側の拡散領域３５を拡散しているので、上側の拡散領域３５の拡散深さを約１μｍ程度と浅くでき、その拡散時間を約１０００℃、１時間に短縮できる。このため上側の拡散領域の横方向拡散を約１μｍと大幅に抑制でき、上側の拡散領域３５の表面占有面積を大幅に縮小できる。具体的には、拡散窓の幅が４μｍであれば上側の拡散領域３５の幅は約６μｍになる。
【００３３】
従って、上下分離領域はエピタキシャル層２７の厚みの半分より小さい長さ、つまりエピタキシャル層表面から浅い位置で連結され、且つ下側の拡散領域３６は上側の拡散領域３５より幅広に形成される。ところが、集積度はエピタキシャル層２７表面での占有面積で決まるので、上下分離領域の占有面積は下側の拡散領域によらず上側の拡散領域で決まる。よって、上側の拡散領域の横方向拡散を大幅に抑えたので、上下分離領域の占有面積を大幅に減少できる。また、上側の拡散領域より下側の拡散領域を幅広にしたので、多少のマスクずれ等があっても完全な接合分離が得られる。
【００３４】
しかも図４の如く、一度に不純物の導入孔３１，３２，３３を決めているので、上側の拡散領域の形成位置はこの導入孔３１の形成位置で決められる。それ故ベース領域と上拡散層との位置合わせによる余裕を省くことができる。続いて、図６の如く前記全ての導入孔３１，３２，３３から不純物を拡散して前記ベース領域３７、拡散抵抗領域３８を形成する工程がある。
【００３５】
ここでは、前工程でマスク３４が全て除去され、前記上側の拡散領域３５、ベース領域３７および拡散抵抗領域３８の導入孔３１，３２，３３が露出される。この状態でボロン(B)をイオン注入する。従ってベース領域３７が形成され、同時に拡散抵抗領域３８が形成される。しかも同時に上側の拡散領域３５に再度不純物が導入され、分離領域のインピーダンスを下げている。
【００３６】
また図６の工程では、マスクを形成せずに注入していたが、本願は分離領域上の導入孔３１にマスクを設け、その後ベース領域３７および拡散抵抗領域３８にのみ注入しても良い。また必要によっては前記２つの領域を１つずつ別々に注入しても良い。またここでも、ベース領域３７と拡散抵抗領域３８に対応するレジストマスクの開口部を、前記導入孔３２，３３よりやや大きくするだけで、精度良くベース領域３７および拡散抵抗領域３８を決定できる。ここではマスクによって余剰な不純物が分離領域へ注入されるのを防止できる。
【００３７】
続いて図面では省略したが、ベース領域３７内に形成予定のベースコンタクト領域３９に対応する領域と、分離領域および拡散抵抗領域３８の形成予定のコンタクト領域４０上が開孔されるように、マスクとなるホトレジスト膜を形成する工程がある。その後、ボロン(B)がイオン注入され、ベース領域３７、ベースコンタクト３９、拡散抵抗領域３８，拡散抵抗のコンタクト領域４０が約１０００度、１時間で拡散される。
【００３８】
続いて全面に形成されているマスクと成った熱酸化膜２８を除去し、絶縁膜４１，４２を形成する工程がある。ここではノンドープのシリコン酸化膜４１、リンドープのシリコン酸化膜４２を夫れ夫れ数千オングストローム積層し、全面の膜厚にあまり差が生じないようにしている。これは、図６で示したシリコン酸化膜であると、予定のエミッタ領域上のシリコン酸化膜は、予定のコレクタコンタクト領域上のシリコン酸化膜より薄いため、コレクタコンタクト領域の導入孔が完全に開くまでには、エミッタ領域となるエピタキシャル層がエッチングされてしまう。そのために、前述の如く、シリコン酸化膜を形成し直し、膜厚差を無くしてエミッタ領域のエピタキシャル層のエッチングを防止している。またこの２種類の膜は、膜の接合性、金属イオンのエピタキシャル層への浸入等を防止しているものであり、これを考える必要がなければ、いわゆる半導体絶縁膜、例えばＳｉ酸化膜、Ｓｉ窒化膜等の絶縁膜を１層で達成しても良い。
【００３９】
例えば２層の絶縁膜であれば３０００オングストロームずつ６０００オングストロームの厚みとなり、１層で有れば２〜３０００オングストローム程度である。続いて、前記膜４１，４２は、膜の緻密度を向上させるために、デンシファイと称する酸素雰囲気内で約８００度、約１時間の酸化処理がある。
【００４０】
本工程も本発明の特徴であり、このデンシファイ工程を窒化膜成膜前に行うこともポイントとなる。従って、Ｓｉ窒化膜の前述したような組成変化を抑制させることができる。更に図７に示す如く、ネガ型のホトレジスト膜を使って、ＭＩＳ型容量素子の予定の誘電体薄膜が形成されるシリコン酸化膜４１，４２を除去し、誘電体薄膜を形成する工程がある。
【００４１】
ここでシリコン酸化膜４１，４２は、ウエットエッチングにより開口され、全面に数百オングストロームのシリコン窒化膜４３および数千オングストロームのポリＳｉ４４が減圧ＣＶＤで連続で形成され、そしてケミカルドライエッチングによって図８の如くエッチングされる。一例としてＳｉ窒化膜は約４００オングストローム、ポリＳｉは２０００〜３０００オングストロームである。
【００４２】
本工程は、本発明の特徴とするところであり、第１に、Ｓｉ窒化膜４３を形成した後、別にエッチング工程を経ず直ちにポリＳｉ膜を生成することにある。つまりＳｉ窒化膜の中には、完全に反応されていない物質あるいは中間生成物（例えばＳｉ−Ｏ−Ｎ等）が程度の差は有るが存在しているために、酸化が発生しないようにポリＳｉ膜を形成すれば、この後酸化雰囲気にさらされてもＳｉ窒化膜の中の未反応物質は、酸化されない。またポリＳｉがあるために、エッチング液にＳｉ窒化膜が晒されないためウィークスポット等が除去されることもない。また後述するが、連続してポリＳｉ膜を付け、その後の保護膜として活用すると同時に、このポリＳｉを電極として活用して、後でポリＳｉを全て取り除いてＳｉ窒化膜をエッチング液や酸化雰囲気に露出させないことに意義がある。
【００４３】
ここで、Ｓｉ窒化膜とポリＳｉは、減圧ＣＶＤで成膜されるが、非酸化性雰囲気で、しかも連続で成膜されることにより、Ｓｉ窒化膜成膜後に非酸化性雰囲気で直ちにポリＳｉ膜をこの上に成膜する事ができる。また第２にベース拡散工程の後、エミッタ拡散の前にＳｉ窒化膜を成膜する事で、ベース拡散の熱処理が加わることがないので、ウィークスポットの増加（例えばＳｉ−Ｏ−Ｎの一部がＳｉＯ２やＳｉＮに変換する）量を抑制できる。しかも、エッチング工程がこの後にあっても、Ｓｉ窒化膜４３は直接エッチング液にさらされないため誘電特性は維持できる。
【００４４】
続いて、フッ素系エッチング材料により図８のようにエッチングを行い、再度全面に渡り新しい酸化膜が生成されるように、ベイキング処理が行われる。ここでエッチングガスは、ポリＳｉがＣＦ4＋Ｏ2、Ｓｉ窒化膜は、ＣＦ4＋Ｏ2＋Ｎ2ガスでドライエッチングしている。殆どそのガスは同じであるため、１つのチャンバー内で連続してエッチングできる。
【００４５】
本工程も本発明の特徴とするところであり、このフッ素系ドライエッチング材料は、Ｓｉ窒化膜のＳｉ酸化膜をエッチングするがポリＳｉでカバーされているためにこのエッチングの問題が無くなる。またここでエッチング方法は、湿式、ドライの２つがあるがどちらにしても、リンドープのＳｉ酸化膜４２の膜質が荒れるため、表面に新しい酸化膜を成長させて後の工程のレジストの密着性を向上させるために、このベイキングを行っている。従って、ポリＳｉ４４の表面に酸化膜４５が生成される。よって、後述のコンタクト孔形成がレジスト剥離もなく良好にエッチングできる。またここでは別途Ｓｉ酸化膜やＳｉ窒化膜等の絶縁膜をＣＶＤ法等で被着させても良い。
【００４６】
続いて、図９の如く全面にホトレジスト膜を形成し、異方性エッチングによって、予定のエミッタ領域、ベースコンタクト領域、予定のコレクタコンタクト領域、予定の下層電極のコンタクト領域、拡散抵抗領域のコンタクト領域およびＭＩＳ型コンデンサのポリＳｉ電極上のシリコン酸化膜４１，４２，４５を除去し、開孔部４６〜５１を形成する。つまりポリＳｉの上に生成されている酸化膜４５は、このエッチング工程により除去されるが、図のように側辺には残している。
【００４７】
ここで重要なことは、コンタクト４６〜５０の開口の際に、ポリＳｉの上の酸化膜が取れ更にこのポリＳｉが完全にエッチングされては成らないことである。つまりコンデンサの誘電体となるＳｉ窒化膜がエッチングに晒されて特性劣化を引き起こすからである。例えばこのコンタクト孔のエッチングガスをＣＨＦ3＋Ｏ2ガスで行うと、そのエッチングレート比は、ＳｉＯ2：ポリＳｉ＝８：１程度である。またドライエッチングでは、コンタクト孔内のエピタキシャル表面に欠陥が入るため、更にＮＦ3ガスでエネルギーを下げ、軽くエッチングしている。つまり６０００オングストロームの酸化膜４１，４２とエピ表面から１００オングストローム程度がエッチングされる時に、ポリＳｉ膜５２は、約１０００オングストロームエッチングされ、約２０００オングストロームのポリＳｉが残ることになる。
【００４８】
図２１は、専用のテストパターンを用いてポリＳｉの付着膜厚と耐圧不良率について調べたものである。ポリＳｉは、５００，１０００，１５００，２０００，２５００，３０００，４０００オングストロームと７種類用意し、電圧は、０．５ボルト以下、１〜１０ボルト、１〜３０ボルトでふってみた。つまり１０００オングストローム以下で急速に不良が増加する。約１５００オングストローム以上であれば、不良率を２パーセント以下にすることができる。従って１５００オングストローム以上のポリＳｉが残存するように、エッチングレートを考慮しながら絶縁膜４１，４２の膜厚および最初に付けるポリＳｉの膜厚を決定しなければならないことが判る。
【００４９】
一方、このポリＳｉを３０００オングストロームから２０００オングストロームに薄くすることには別の効果もある。つまりこの後にエミッタの不純物を導入するが、この工程を利用して薄くなったポリＳｉにも不純物を導入している。つまり３０００オングストロームのポリＳｉに対して２０００オングストロームの薄いポリＳｉは、単位体積当たりの不純物濃度が約１／３だけ増加することになり、より抵抗値の低いポリＳｉ電極を実現できる。
【００５０】
そして前記ホトレジスト膜を除去した後、再度予定のエミッタ領域、予定のコレクタコンタクト領域および前記下層電極領域のコンタクト領域に対応するエピタキシャル層が露出する様にホトレジスト膜を形成し、このホトレジスト膜をマスクとして、ヒ素(As)をイオン注入し、拡散工程を経てエミッタ領域、コレクタコンタクト領域および下層電極領域のコンタクト領域を形成する。
【００５１】
本発明は、第３の特徴であり、このイオン注入の工程で、ポリＳｉ電極５２にもＡｓを注入することで、前述したような原理でポリＳｉ自体の抵抗値を更に下げている。更には、前述したように、トランジスタの心臓部であるエミッタ領域は、窒化膜の形成の後で拡散が行われ、エミッタ拡散を行った後でＳｉ窒化膜の成膜を行わないことに特徴を有する。つまり窒化膜成膜時およびその後の熱処理が加わることでトランジスタのｈＦＥの変化を防止することができる。
【００５２】
続いて、前記拡散時に表面に酸化膜が生成するので開孔部４８〜５１の露出面をライトエッチングをして、図１０の如くアルミニウム電極を形成している。前述したようにＮＦ3ガスでエネルギーを下げ、軽くエッチングしている。従って、エミッタ領域５３、ベースコンタクト領域３９、コレクタコンタクト領域５４、下層拡散領域のコンタクト領域５５およびベースコンタクト領域の開孔部には、エミッタ電極５６、ベース電極５７、コレクタ電極５８、下層電極５９、拡散抵抗の電極６０，６０およびＭＩＳ型コンデンサの上層電極６１がそれぞれオーミックコンタクトされて形成される。
【００５３】
またここでは、１層メタルで説明したが、多層メタルが実現される場合は、ＰＩＸ等の絶縁膜の上に更に２層目のメタルが設けられ、パシベーション膜が成膜され完成される。以下Ｓｉ窒化膜の上に酸化膜が生成されないようにしてポリＳｉを生成することが重要な点であるが、それを立証する実験を行ったので以下に述べる。図２２は、電圧のかけ方を４種類用意し、それぞれＡは、１ボルト未満、Ｂは１から１０ボルト、Ｃは、１から２０ボルト、Ｄは１から３０ボルトに振った。右の表のＰｏｌｙ法は、今まで説明した本発明の工程を採用したもので、左の従来法は、以下に述べるポリＳｉを載せずに直接メタルを載せたものである。またコンデンサの面積は６ｍｍ2で２枚のウェハにそれぞれ１７４点作った。
【００５４】
従来方法は、図７の所でＳｉ窒化膜４３が積層されたら、予定の誘電体層の上にホトレジストを残し、Ｓｉ窒化膜のパターニングをしている。その後は、ベイキング処理からエミッタの拡散までは同じで、コンタクトのライトエッチングの時、Ｓｉ窒化膜の上にレジストを載せ希フッ酸で表面の酸化膜を取り、レジストを取り除き再度希フッ酸で短い時間エッチングをし、メタルを形成している。
【００５５】
つまりＳｉ窒化膜は、パターニングの後に行われるホトレジの密着性を上げるためのベーキングで酸化され、最後のエッチングで希フッ酸液にさらされている。また定かではないがベーキングからエミッタ拡散までにはコンタクトエッチング、エミッタインプラのためのホトレジ付着、除去等の工程で酸化や熱が加わり、レジストによってはレジストの穴を介してエッチング液がＳｉ窒化膜に触れることも考えられる。
【００５６】
ポリＳｉを載せない方の従来方法が３％から２５パーセントであるに対して、ポリ法では全てが５パーセント以下であった。次に第２の実施の形態を図１４〜図２０を参照しながら説明する。図３の下層拡散領域の工程までは、実質同じであるので説明は省略する。図１４は、図３の熱酸化膜２８を全面に除去した後、約５００オングストローム程度の薄い酸化膜７０を形成し、上側の拡散領域が露出されるように、レジスト７１を形成し、このレジストをマスクとして、Ｐ型の不純物をイオン注入する。
【００５７】
この後レジストの除去を経て、拡散を行い下側の分離領域と上側の分離領域をリンクさせる。（図１５参照）
続いて、ベース領域、拡散抵抗領域が露出されるようにレジスト７２を形成し、Ｐ型の不純物をイオン注入する。（図１６参照）
更に、ベースコンタクト領域、拡散抵抗のコンタクト領域が露出されるようにレジスト７３を形成し、やはりＰ型の不純物をイオン注入する。ここで本工程および前工程で注入された不純物が拡散される。（図１７参照）
続いて、ＭＩＳ型コンデンサの下層拡散領域に対応する酸化膜７０を除去し、Ｓｉ窒化膜およびポリＳｉ膜を非酸化性雰囲気、ＬＰ−ＣＶＤにより連続して成膜する。更には、前記２種類の膜をエッチングして所定の形状にパターニングする（図１８参照）
続いて、全面に渡り、ノンドープのＳｉ酸化膜７４とリンドープのＳｉ酸化膜７５を成膜し、前述したレジストの密着性を考え、若干の熱酸化を経て、必要なコンタクト口を開口する。ここでは、エミッタ、ベース、コレクタコンタクト、ＭＩＳ型コンデンサの上部電極、下層電極領域、拡散抵抗のコンタクト領域に夫々開孔部が設けられる。（図１９参照）
ここでは、絶縁膜として７０、７４，７５で、膜厚は更に厚くなる。従って前実施の形態でも説明したように、この絶縁膜のコンタクト孔が開口したとき、ポリＳｉの膜厚は約１５００オングストローム程度は残るように設定しておく必要がある。
【００５８】
この工程は、前実施の形態でも説明したように、Ｓｉ窒化膜、ポリＳｉ膜のドライエッチングによる膜粗面化を防止するものであり、レジストの密着性を向上させるものである。続いてエミッタ、コレクタコンタクト、ＭＩＳ型コンデンサの下層電極領域、のみレジストにより開口し、Ｎ型の不純物をイオン注入し、これを拡散し、電極を形成する。（図２０参照）
以上のように、２層メタル構造を実現するために、ノンドープ、リンドープの膜付けで熱処理工程が付加されるが、エミッタ形成前に、ポリＳｉ、Ｓｉ窒化膜を付け、その後で、エミッタの注入、拡散を行っているので、Ｓｉ窒化膜の劣化を抑えつつ、所望のｈＦＥを得られる特徴を有する。
【００５９】
【発明の効果】
以上の説明からも明らかな様に、シリコン窒化膜の上には実質他の物質が介在されずに不純物の入ったポリシリコン層が形成されているので、シリコン窒化膜は製造工程に於いて、ポリシリコン層で保護される。しかもポリシリコンが電極として働くために製品になるまでずっと保護し続けることができる。従ってコンデンサが劣化せず、歩留まりの高い製品が可能となる。
【００６０】
また、例えばトランジスタ工程のエミッタ不純物導入工程を活用すれば、工程も簡略化でき、また電極を薄くしてここに不純物が導入されているので単位体積当たりの不純物濃度を高くし、より一層メタル電極に近づけている。従って、抵抗分が小さい分コンデンサの特性を向上させることができる。また１５００オングストローム〜２５００オングストロームの間に設定することで、あまり薄くて歩留まりが低下することもなく、また厚過ぎで不純物濃度が低下し、容量値が低下することもなく、目的の容量値を実現できる。
【００６１】
続いて製法に於いては、まずＳｉ窒化膜上に連続してポリＳｉ膜を被覆すると、その後の工程で、酸化雰囲気に晒されても、或いはエッチング工程でエッチャントに晒されても、ポリＳｉがあるために良質な膜を維持することができる。また絶縁物では容量値の低下を防止するため取り除かれるが、本発明ではポリＳｉに不純物が導入され、メタルとして活用しているので、ポリＳｉをエッチングする必要がない。従って最後までＳｉ窒化膜はポリＳｉで保護される。またポリＳｉ層が露出したところをエッチングし、膜厚を薄くし、ここに不純物を導入すれば、薄くなった分単位体積当たりの不純物濃度が高くなり、ポリＳｉをよりメタル特性に近づけて使用することができる。さらに、ヒ素イオンはリンイオンよりもその原子サイズが大きいため、イオン注入の際にポリシリコン層中に留まり、ポリシリコン層の不純物濃度の低下を抑制できる。その上、ＭＩＳコンデンサの誘電体である窒化膜へ影響を及ぼすことがないので、コンデンサは、特性劣化もなく歩留まりの高いものが実現できる。
【００６２】
またＭＩＳ型コンデンサのコンタクト孔を開ける際に、同時にポリシリコン層をエッチングして薄くしているので、前述のことを同時に実現できる。しかも膜厚の関係では、ポリシリコンが完全に取り除かれては、本発明の主旨と逸脱する。つまりコンタクトが完全に開いてもポリＳｉが残ることで、製品の歩留まりを維持することができる。特に前述したように１５００〜２５００オングストローム程度が好ましい。
【００６３】
また本工程は、トランジスタを組み込んだＩＣでも良く、その場合は、トランジスタのコンタクト孔、またエミッタの拡散孔およびコンタクト孔となる部分も含めて開口しても、前述したようにポリシリコン層は、シリコン窒化膜の上に残存する必要があり、これにより歩留まりの向上を実現できる。しかも、ＭＩＳ型コンデンサをＩＣの素子と一緒に作り込む際、エミッタの不純物導入の際にポリＳｉにも導入すれば、工程が簡略化でき、またエミッタ拡散の前にＳｉ窒化膜、ポリＳｉ膜の熱処理が加わるため、回路特性の重要要素であるトランジスタのエミッタ特性変化を回避することができる。また決められた値の不純物濃度であっても、厚みを薄くする分ポリＳｉの抵抗値を下げることができる例えば、トランジスタのコレクタ、ベースのコンタクト孔、エミッタの拡散孔およびコンデンサの下層電極領域のコンタクト孔を開けると同時に、ポリＳｉの表面の第２の絶縁膜開けを同時にすることができる。また第１の絶縁膜は厚く、ポリＳｉの上に成長する絶縁膜は薄くまた実質その組成が同じであるため、ポリＳｉを若干エッチングすることができる。このエッチング工程の後のエミッタ不純物導入時にポリＳｉにも不純物が導入でき、エミッタの不純物を有効に活用し、より抵抗値の低いメタルに近いポリＳｉ膜が実現できる。
【００６４】
また再度繰り返すことになるが、ポリＳｉをＳｉ窒化膜の保護膜と使用すると同時に電極として活用することに重要な意味がある。つまりポリＳｉの保護膜として絶縁膜を使えば、絶縁膜が載っている間は保護膜として活用できる。しかし一般にはこの絶縁膜も誘電体の１つでありその分コンデンサの膜厚が厚くなり容量値は低下することになる。つまり容量値の高いものを実現するためには、この絶縁膜をエッチングする必要が出てくる。その結果絶縁膜のエッチング最終あたりでエッチャントはＳｉ窒化膜と接触し誘電体特性を劣化させる。その点、ポリＳｉは、不純物が導入されておりメタルとして活用できる。実際はこの上にＡｌが載るが、メタルとして活用されるためにこのポリＳｉを取り除く必要は全くなく、容量値の低下もない。
【００６５】
従って誘電体の膜質低下の防止、ポリＳｉ電極の抵抗値の低下を実現でき、コンデンサとして特性の優れたものが容量値の変化もなく実現できる。最後に、前述したように、ポリＳｉを電極として活用できるが、更にこの上にはメタルがあるために二重電極構造となっている。しかしこのポリＳｉを取り除くと、Ｓｉ窒化膜はエッチング液にさらされ、窒化膜に劣化が生ずる。またいわゆるウォッシュドエミッタの前にＳｉ窒化膜が露出していれば、エミッタ拡散の時にＳｉ窒化膜が酸化される。従ってウォッシュドエミッタの前にもポリＳｉ膜を残存させることで、誘電体膜の特性劣化を防止している。
【図面の簡単な説明】
【図１】本発明の製造方法を説明する断面図である。
【図２】本発明の製造方法を説明する断面図である。
【図３】本発明の製造方法を説明する断面図である。
【図４】本発明の製造方法を説明する断面図である。
【図５】本発明の製造方法を説明する断面図である。
【図６】本発明の製造方法を説明する断面図である。
【図７】本発明の製造方法を説明する断面図である。
【図８】本発明の製造方法を説明する断面図である。
【図９】本発明の製造方法を説明する断面図である。
【図１０】本発明の製造方法を説明する断面図である。
【図１１】従来の製造方法を説明する断面図である。
【図１２】従来の製造方法を説明する断面図である。
【図１３】従来の製造方法を説明する断面図である。
【図１４】本発明の他の製造方法を説明する断面図である。
【図１５】本発明の他の製造方法を説明する断面図である。
【図１６】本発明の他の製造方法を説明する断面図である。
【図１７】本発明の他の製造方法を説明する断面図である。
【図１８】本発明の他の製造方法を説明する断面図である。
【図１９】本発明の他の製造方法を説明する断面図である。
【図２０】本発明の他の製造方法を説明する断面図である。
【図２１】本発明のポリＳｉ膜の膜厚と耐圧不良の関係を説明した図である。
【図２２】従来法とｐｏｌｙ法による不良率を調べた図である。

Claims (1)

1. 半導体基板に下層電極を形成する工程と、
   少なくとも前記下層電極上にシリコン窒化膜を形成する工程と、
   前記シリコン窒化膜の形成工程に連続してノンドープのポリシリコン層を積層する工程と、
   前記ポリシリコン層および前記シリコン窒化膜を、少なくとも前記下層電極上に残存するようにパターニングする工程と、
   前記ポリシリコン層の周辺部を第２の絶縁膜で覆い、前記ポリシリコン層の中心部に相当する前記絶縁膜を開口してコンタクト孔を設け、前記ポリシリコン層の周辺部よりも前記開口部のポリシリコン層を１５００オングストロームから２５００オングストロームに薄く形成する工程と、
   前記開口部に対応するポリシリコン層にヒ素を導入する工程と、
   少なくとも前記薄く形成されたポリシリコン層上に上層電極を形成する工程と
   を具備することを特徴とする半導体装置の製造方法。

Images