JP3219676B2 - 半導体集積回路、ｍｉｓ型コンデンサの製造方法および半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＩＳ型コンデン
サを形成する半導体集積回路の製造方法に関するもので
ある。

【０００２】

【従来の技術】例えば特開昭６２−１６３３５６号公報
には、トランジスタと共にＭＩＳ型コンデンサの集積さ
れた半導体集積回路が詳述されている。つまり図１１に
有るように、Ｐ型半導体基板１上のＮ型のエピタキシャ
ル層２には全面に渡り、酸化膜等の絶縁膜３が被覆さ
れ、Ｐ＋型の分離領域４で島領域５が形成されている。
なお、符号６は、Ｎ＋型の埋込層である。

【０００３】この絶縁膜の開孔部には、ＭＩＳ型コンデ
ンサの下層電極となるＮ＋型の下層拡散領域７が拡散さ
れており、この開孔部を覆うように全面にＳｉ窒化膜８
が被覆されている。ここでこの文献では、Ｓｉ窒化膜の
膜厚補正のためにエッチング工程が入り、その後に、１
１００度のウェット酸化が１０分間行われている。この
酸化の工程で、余剰のＳｉ（未反応生成物）の酸化が行
われ、またピンホールに露出しているＳｉを酸化してピ
ンホールを塞いでいる。この酸化により、表面にＳｉ酸
化膜９が４０オングストローム程度に成長している。

【０００４】続いて、図１２のように、Ｓｉ窒化膜８の
上面にポリＳｉ１０が被覆され、更に図１３のように、
ＲＩＥやＣＤＥ等のドライエッチング技術により、パタ
ーニングされて形成されていた。また図面では省略した
が、この後のベース領域のイオン注入時に、前記ポリＳ
ｉ膜１０にもベースの不純物、例えばＢが注入され、ポ
リＳｉ１０の抵抗値を下げている。またこのポリＳｉ１
０の上には、金属材料、例えばＡｌより成る上層電極が
形成され、前記注入により取り出し抵抗が下げられてい
る。

【０００５】

【発明が解決しようとする課題】以上ＭＩＳ型コンデン
サの製造方法について説明した。このコンデンサは、Ｉ
Ｃ回路のＣＲ回路等に採用するもので、容量値としては
２０００〜４０００ＰＦと非常に大きい容量値を必要と
し、また膜厚は、一世代前は９００オングストロームで
あった。一方、ＩＣは、年々シュリンクされ、素子の実
装密度が向上しているが、前記ＭＩＳ型コンデンサは、
誘電体膜厚が９００オングストロームで厚いため、前記
容量値を実現しようとすると、コンデンサの占める面積
が非常に大きくなってしまう問題があった。この問題
は、コンデンサの膜厚を減少すればその分容量値が増大
するため、近年９００オングストローム程度から約半分
の膜厚、４００オングストローム程度を採用するように
なってきた。従来例で取り上げた文献では５００オング
ストロームで説明してある。

【０００６】一方、Ｓｉ窒化膜に必要な耐電圧特性は、
膜厚が薄くなる分更に強くする必要があった。しかし一
般的に、良質のＳｉ窒化膜の耐圧は、４００オングスト
ロームで約３０ボルト程度である事が判っている。また
ＩＣ回路は一般に１５ボルト電源であるためコンデンサ
に加わる電圧は、最高１５ボルトであり、良質な膜が形
成されれば充分４００オングストロームで実現が可能で
ある。しかしＳｉ窒化膜の膜厚を４００オングストロー
ムにしても、その面積は広く、ＩＣ全体の面積に対して
１５パーセント〜２０パーセント近くまでしめる。従っ
てどこかに誘電体膜内に欠陥等が発生し、満足のゆかな
いコンデンサが存在する確率は非常に高い問題があっ
た。

【０００７】そこでまず半導体基板に載せられるＳｉ窒
化膜自身は良質の膜なのか実験をしてみた。つまりＳｉ
ウェハ上の酸化膜開口部に４００オングストロームのＳ
ｉ窒化膜を成膜し、その上にＡｌ電極を被着し、ＭＩＳ
型コンデンサのみを形成し、耐圧不良を調べてみた。調
査の結果、耐圧不良は殆ど無いことが判った。つまりＳ
ｉ窒化膜をＣＶＤ法で形成した際、膜は良質の膜であっ
たが、熱が加わりＳｉ窒化膜自身が酸化されたり、また
Ｓｉ窒化膜がエッチング液に浸される等、Ｓｉ窒化膜が
工程の途中で色々な工程に晒され劣化することが判っ
た。

【０００８】前述の従来例で説明した図１１〜図１３の
工程は、本来Ｓｉ窒化膜８の形成工程において、Ｓｉの
未反応物質、反応途中の物質等の完全に反応されていな
い物質（中間生成物）が存在するために、積極的にこの
完全に反応されていない物質を酸化して絶縁物に変換
し、ショートや膜特性の劣化等を防ごうとする主旨のも
のである。

【０００９】しかしＳｉ窒化膜の酸化の前にエッチング
工程がある時は、未反応物質がエッチングされピンホー
ルが生成されショート等の問題が有ることが判ってき
た。またこのＳｉ窒化膜の熱酸化を経てもこのピンホー
ルがふさがるとは断言できないことも判った。つまり調
査研究をし続けてゆくに従い、熱が加わることによる酸
化工程およびエッチング工程を経ることが、ＭＩＳ型コ
ンデンサの特性にとって非常に悪いことが判ってきた。

【００１０】一方、完全に反応されていない物質（中間
生成物）としては、全て解明されていないが、Ｓｉ、Ｓ
ｉ−Ｏ−Ｎ等がある。つまりこれらの物質およびマイク
ロクラック等のウィーク・スポットがＳｉ窒化膜に生成
され、これらが例えば酸化雰囲気で異常酸化され、この
異常酸化されたウィーク・スポットがエッチング工程に
より取り除かれ、この部分で不良が起こる問題があっ
た。

【００１１】例えば熱が加わることによる酸化工程、つ
まり熱酸化膜の生成工程では、Ｓｉが酸化されてＳｉＯ
２に、Ｓｉ−Ｏ−ＮがＳｉＯ２、SｉＮになり、材質が
異なるため構造的に弱いウィークスポットが拡大し、窒
化膜の誘電体特性を悪化させるのかも知れない。従来例
では、ポリＳｉにカバーされＳｉ窒化膜の保護が完全で
あるように見えるが、Ｓｉ窒化膜の形成後、膜厚制御の
ためにこの膜をエッチングすると、この構造的に弱いと
ころが積極的に除去され（Ｓｉ窒化膜の中間生成物は、
フッ酸で簡単に除去されてしまう）、大きなピンホール
を形成し、酸化工程を経てもピンホールによっては埋ま
らなかったり、ピンホールが小さすぎで酸化が進まなか
ったりする。また前記ウィークスポットが点在したりす
ることになる。従って上層に形成した導電材（ここでは
ポリＳｉ層１０）と下層拡散領域７が短絡したり、膜質
が劣化したりする問題があった。

【００１２】またポリＳｉの代わりにＳｉ酸化膜をＳｉ
窒化膜の上にＣＶＤで成膜し、ＴＲのエミッタ、ベース
およびコレクタのコンタクト孔を開ける際に、Ｓｉ酸化
膜を取り除くプロセスもある。つまりＳｉ窒化膜はＳｉ
酸化膜で保護されているが、コンデンサの容量値が低下
するために、この酸化膜を完全に取り除く必要があり、
若干のオーバーエッチする必要がある。結局Ｓｉ窒化膜
はエッチングガスやエッチング液に晒され、前記ウィー
クスポットが積極的にエッチングされ、耐圧等の特性劣
化につながる問題があった。

【００１３】つまりエッチングや熱酸化によりＳｉが絶
縁層に成って特性が向上されるのではなく、かえって特
性を悪化させることが判った。また熱処理が加わること
により、Ｓｉ−Ｏ−Ｎが一部は、ＳｉＯ２に、また一部
がＳｉ窒化膜の中間生成物に成ったりしてウィークスポ
ットが増大し、、エッチング工程により、ピンホールが
形成されてしまう問題があった。

【００１４】更には、ベースに不純物を導入する工程を
利用してポリＳｉ膜に不純物を導入しポリＳｉ膜の抵抗
値を下げていたが、Ｓｉ窒化膜は、ベース拡散、エミッ
タ拡散時の熱処理工程が付加されているので、Ｓｉ窒化
膜の劣化、ポリＳｉ膜の低抵抗値の抑制、ｈＦＥのコン
トロールのしにくさ等が生じた。

【００１５】

【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、ＭＩＳ型コンデンサの誘電体膜となるＳ
ｉ窒化膜の劣化を防止することにより、ＭＩＳ型コンデ
ンサやこれを搭載した半導体集積回路の特性の向上を図
ることである。本発明のＭＩＳ型コンデンサによれば、
半導体層と、拡散層と、シリコン窒化膜と、シリコン窒
化膜の上に実質他の物質が介在されずに形成され、不純
物が導入されたポリシリコン層とを有する。

【００１６】このため、製造工程においてシリコン窒化
膜の表面がポリシリコン層によって被覆されることで保
護され、エッチャントや酸化雰囲気などにシリコン窒化
膜の表面がさらされないのでこれが劣化することを抑止
することが可能になる。つまり従来のようにピンホール
や未反応物質を取り除くためにシリコン窒化膜を酸化せ
ずに、すぐさまポリＳｉを載せ、基板に到達したままの
シリコン窒化膜を維持させるのがこの目的である。

【００１７】またポリシリコン層は、不純物が導入され
ているので一種の電極として成り、ずっとシリコン窒化
膜を保護し続ける。しかもポリシリコン層の膜厚を部分
的に薄くすることで不純物濃度を高くでき電極としての
機能を高めることができる。さらに、ポリシリコン層の
膜厚は、ＭＩＳ型コンデンサの耐圧が３０Ｖ以下の際に
１５００Å以上２５００Å以下に形成されている。

【００１８】ポリシリコン層の膜厚があまりに薄くなる
と、例えばポリシリコン層にピンホール等が生成され上
下の電極が短絡してしまってコンデンサとして作用せ
ず、また逆にこれがあまりに厚すぎるとその後不純物を
ポリシリコン層に導入しても不純物濃度が低くなるので
空乏層が広がりやすく成りこれが容量成分を有し、ＭＩ
Ｓ型コンデンサ全体の容量が低下してしまうが、ＭＩＳ
型コンデンサの耐圧が３０Ｖ以下の際に１５００Å以上
２５００Å以下に形成されていれば、このような短絡の
問題や容量低下が生じることを抑止することが可能にな
る。

【００１９】また、本発明の半導体集積回路によれば、
ＭＩＳ型コンデンサとバイポーラトランジスタとが同一
基板上に搭載されてなり、ＭＩＳ型コンデンサは、半導
体層と、拡散層と、シリコン窒化膜と、シリコン窒化膜
の上に形成され、第１の不純物が導入されたポリシリコ
ン層とを有し、バイポーラトランジスタは、半導体層に
形成されるコレクタ領域と、ベース領域と、ベース領域
上に第１の不純物が導入されることで形成されるエミッ
タ領域とを有する。

【００２０】このため、その製造工程においてシリコン
窒化膜の表面がポリシリコン層によって被覆されること
で保護され、エッチャントや酸化雰囲気などにシリコン
窒化膜の表面がさらされないのでこれが劣化することを
抑止することが可能になる。また、ポリシリコン層に注
入する第１の不純物はエミッタ領域に注入する不純物と
同じ不純物なので、製造の際に同一工程でこれを注入す
ることが可能となる。

【００２１】さらに、ポリシリコン層の膜厚は、ＭＩＳ
型コンデンサの耐圧が３０Ｖ以下の際に１５００Å以上
２５００Å以下に形成されている。このため、ＭＩＳ型
コンデンサの耐圧が３０Ｖ以下の場合には、この膜厚が
厚すぎて容量が低下したり、薄すぎて短絡してしまうと
いうことを抑止できる。また、本発明に係るＭＩＳ型コ
ンデンサの製造方法によれば、ＭＩＳ型コンデンサの誘
電体層となるシリコン窒化膜を形成した後に、引き続い
てポリシリコン層を形成している。

【００２２】このため、シリコン窒化膜の表面がポリシ
リコン層によって被覆されることで保護され、エッチャ
ントや酸化雰囲気などにシリコン窒化膜の表面がさらさ
れないのでこれが劣化することを抑止することが可能に
なる。しかもポリシリコン層に不純物を導入しているの
で電極としての機能を持たせることができ、これより完
成するまでポリシリコン層はシリコン窒化膜の上に載っ
て保護し続ける。

【００２３】さらに、ポリシリコン層を形成するとき
に、シリコン窒化膜を酸化雰囲気に晒されないで形成し
ている。このためシリコン窒化膜を形成する装置から基
板を搬出して、ポリシリコン層を形成する装置に入れる
際に表面が露出しているシリコン窒化膜が酸化雰囲気な
どに晒されてしまって表面が劣化してしまうことを抑止
することが可能になる。

【００２４】さらに、ポリシリコン層及びシリコン窒化
膜の少なくとも周辺部にフォトレジストを選択形成して
第２の絶縁膜をエッチングし、残存したポリシリコン層
及びシリコン窒化膜の周辺部以外の領域を露出させてい
る。このため、露光ずれなどによってフォトレジストの
形成領域がずれてしまっても、フォトレジストの開口が
ポリシリコン層及びシリコン窒化膜の形成領域からずれ
て他の領域に開口が形成され、この領域がその後のエッ
チング工程などで除去されてしまうという不都合を抑止
することが可能となる。

【００２５】さらに、ＭＩＳ型コンデンサの誘電体層と
なるシリコン窒化膜を第１の絶縁膜上に形成した後に、
シリコン窒化膜の上に引き続いてポリシリコン層を形成
している。このため、シリコン窒化膜の表面がポリシリ
コン層によって被覆されることで保護され、エッチャン
トや酸化雰囲気などにシリコン窒化膜の表面がさらされ
ないのでこれが劣化することを抑止することが可能にな
る。

【００２６】さらに、その後ポリシリコン層及びシリコ
ン窒化膜を、少なくとも拡散層上に残存するようにパタ
ーニングし、第１の絶縁膜及びポリシリコン層上に第２
の絶縁膜を形成し、拡散層の第１の開口部と異なる領域
の第２の絶縁膜を選択的にエッチングして第２の開口を
形成してポリシリコン層及び第２の開口に同一の不純物
を導入し、ポリシリコン層を導電体とするのと同時に第
２の開口に拡散層のコンタクト層を形成しているので、
不純物導入の工程を共用することが可能になる。

【００２７】さらに、ＭＩＳコンデンサの耐圧が３０Ｖ
以下の場合において、第２の開口を形成するエッチング
工程の後に残存するポリシリコン層の膜厚は、１５００
Å以上２５００Å以下である。このため、ポリシリコン
層の膜厚が厚すぎて容量が低下したり、薄すぎて短絡し
てしまうということを抑止できる。

【００２８】また、本発明に係る半導体集積回路の製造
方法によれば、第１に、ＭＩＳコンデンサの下部電極と
なる拡散層の形成領域の第１の絶縁膜に第１の開口を形
成し、第１の開口の形成された第１の絶縁膜上にシリコ
ン窒化膜を形成し、シリコン窒化膜の上に引き続いてポ
リシリコン層を形成している。このため、その後第１の
絶縁膜を選択エッチングしてベース領域に第２，第３の
開口を形成し、第１の領域のベース領域以外の領域に第
４の開口を形成し、拡散層上に第５の開口を形成する工
程や、ポリシリコン層及びシリコン窒化膜を、少なくと
も拡散層上に残存するようにパターニングする工程など
で行われるエッチング工程で、シリコン窒化膜の表面が
ポリシリコン層によって被覆されることで保護され、エ
ッチャントや酸化雰囲気などにシリコン窒化膜の表面が
さらされないのでこれが劣化することを抑止することが
可能になる。

【００２９】また、少なくとも第３の開口と残存したポ
リシリコン層に、同一の導電性不純物を導入して第３の
開口にエミッタ領域を形成し、同時にポリシリコン層を
導電体としているので工程を共用化することができる。
さらに、ポリシリコン層を形成する際に、シリコン窒化
膜が、酸化雰囲気に晒されないで形成しているので、シ
リコン窒化膜を形成する装置から基板を搬出して、ポリ
シリコン層を形成する装置に入れる際に表面が露出して
いるシリコン窒化膜が酸化雰囲気などに晒されてしまっ
て表面が劣化してしまうことを抑止することが可能にな
る。

【００３０】さらに、残存したポリシリコン層及びシリ
コン窒化膜の一部が露出するように第２の絶縁膜を残存
させる工程では、残存したポリシリコン層及びシリコン
窒化膜の周辺部を被覆するように第２の絶縁膜を残存さ
せているので、露光ずれなどによってフォトレジストの
形成領域がずれてしまっても、フォトレジストの開口が
ポリシリコン層及びシリコン窒化膜の形成領域からずれ
て他の領域に開口が形成され、この領域がその後のエッ
チング工程などで除去されてしまうことを抑止すること
が可能となる。

【００３１】第４に、第２，第３，第４及び第５の開口
を形成するエッチング工程後にもポリシリコン層が残存
しており、その膜厚は１５００Å以上２５００Å以下で
あるため、ポリシリコン層の膜厚が薄すぎてコンデンサ
が短絡してしまったり、逆に厚すぎてコンデンサの容量
が低下してしまうことを抑止することが可能となる。

【００３２】

【発明の実施の形態】以下に本発明の製造方法を詳述す
る。先ず図１の如く、Ｐ型シリコン半導体基板２１の表
面に熱酸化膜２２を形成した後、Ｎ＋型の埋込み層２３
の形成予定領域を蝕刻した後、この開口部を介してＮ型
の不純物であるアンチモンやヒ素をドープし、約１００
０度程度で数時間程度拡散する。

【００３３】続いて図２のように、前記熱酸化膜２２を
全面に渡り除去した後に、再度〜４００オングストロー
ム程度の熱酸化膜２４を形成し直し、Ｐ＋型の上下分離
領域の下側の拡散領域の形成予定領域２５上が露出する
ように、熱酸化膜の上にホトレジスト膜２６を形成し、
この開口部を介してＰ型の不純物であるボロンをイオン
注入する。ここでは、イオン注入以外に酸化膜を開口
し、デポジーションで拡散しても良い。

【００３４】次に前記ホトレジスト膜２６を除去した
後、若干の熱拡散を経て、第３図のように、前記半導体
基板２１上に周知の気相成長法によって比抵抗０．１〜
５Ω・cmのＮ型のエピタキシャル層２７を約４μｍの厚
さに形成する。この時は、先にドープした不純物は上下
方向に若干拡散されている。次に、温度約１０００℃、
熱酸化によって、前記エピタキシャル層２７表面に、５
００オングストローム程度の熱酸化膜を形成した後、こ
の半導体基板全体を約１０００℃、約１〜２時間の条件
で処理して、先にドープした不純物を再拡散する。

【００３５】従って前記下側の拡散領域は、前記エピタ
キシャル層２７の約半分以上（基板表面から約３μｍ）
まで上方拡散される。また本工程は、酸素雰囲気、Ｎ２
雰囲気およびスチーム雰囲気で上拡散され、エピタキシ
ャル層２７表面の熱酸化膜２８は数千オングストローム
の厚さまで成長する。続いてＭＩＳ型コンデンサの下層
電極となる下層電極領域に対応する前記熱酸化膜２８を
除去し、Ｎ型の不純物を有したデポジーション膜、例え
ばリングラス２９を被覆した後エピタキシャル層２７内
にリンを拡散し、下層拡散領域３０を形成する。ここで
下層拡散領域３０の表面にも、酸化膜が生成され、後述
の上側の分離領域、およびベース領域のイオン注入時
は、十分にマスクとして働くことになる。ただし、前記
熱酸化膜を全て除去し、例えばシリコン窒化膜やＳｉ酸
化膜等を付け直して拡散マスクとしても良いし、ＣＶＤ
法で形成しても良い。

【００３６】続いて、図４の如く、予定の上下分離領域
の上側の拡散領域、予定のベース領域および拡散抵抗領
域に対応する前記熱酸化膜２８に不純物の導入孔３１，
３２，３３を形成する工程がある。ここではポジ型レジ
スト膜をマスクとし、ドライエッチングによって形成す
る。この後、図５のようにエピタキシャル層２７の露出
している開孔領域をダミー酸化して、薄く酸化膜を形成
する。このダミー酸化膜は、後のイオン注入工程による
エピタキシャル層２７のダメージを減少し、またイオン
をランダムに分散して均一に注入するために用いる。

【００３７】続いて、図５の如く、前記予定のベース領
域上の前記導入孔３２と拡散抵抗の導入口３３にマスク
３４を設け、不純物を導入して前記上側の拡散領域を形
成する。ここでは注入イオンのブロックが可能なレジス
ト膜、いわゆるマスク３４を全面に被覆した後、前記上
側の拡散領域に対応するマスク３４を除去し、Ｐ型の不
純物であるボロンを所定条件で注入し、図６のように上
側の拡散領域３５を形成する。

【００３８】本工程は、図の如くマスクの開口部を熱酸
化膜の導入孔３１より大きく形成することで、この熱酸
化膜２８がマスクとして働くので前記導入孔３１と前記
上側の拡散領域３５の形成位置が一致するようになって
いる。その後、前記マスク３３の除去、所定の熱処理を
行ない、前記上側の拡散領域３５を下側の拡散領域３６
へ到達させる。

【００３９】本工程では、上下分離領域の下側の拡散領
域３６をエピタキシャル層２７の厚みの半分以上はい上
げて拡散した後に上側の拡散領域３５を拡散しているの
で、上側の拡散領域３５の拡散深さを約１μｍ程度と浅
くでき、その拡散時間を約１０００℃、１時間に短縮で
きる。このため上側の拡散領域の横方向拡散を約１μｍ
と大幅に抑制でき、上側の拡散領域３５の表面占有面積
を大幅に縮小できる。具体的には、拡散窓の幅が４μｍ
であれば上側の拡散領域３５の幅は約６μｍになる。

【００４０】従って、上下分離領域はエピタキシャル層
２７の厚みの半分より小さい長さ、つまりエピタキシャ
ル層表面から浅い位置で連結され、且つ下側の拡散領域
３６は上側の拡散領域３５より幅広に形成される。とこ
ろが、集積度はエピタキシャル層２７表面での占有面積
で決まるので、上下分離領域の占有面積は下側の拡散領
域によらず上側の拡散領域で決まる。よって、上側の拡
散領域の横方向拡散を大幅に抑えたので、上下分離領域
の占有面積を大幅に減少できる。また、上側の拡散領域
より下側の拡散領域を幅広にしたので、多少のマスクず
れ等があっても完全な接合分離が得られる。

【００４１】しかも図４の如く、一度に不純物の導入孔
３１，３２，３３を決めているので、上側の拡散領域の
形成位置はこの導入孔３１の形成位置で決められる。そ
れ故ベース領域と上拡散層との位置合わせによる余裕を
省くことができる。続いて、図６の如く前記全ての導入
孔３１，３２，３３から不純物を拡散して前記ベース領
域３７、拡散抵抗領域３８を形成する工程がある。

【００４２】ここでは、前工程でマスク３４が全て除去
され、前記上側の拡散領域３５、ベース領域３７および
拡散抵抗領域３８の導入孔３１，３２，３３が露出され
る。この状態でボロン(B)をイオン注入する。従ってベ
ース領域３７が形成され、同時に拡散抵抗領域３８が形
成される。しかも同時に上側の拡散領域３５に再度不純
物が導入され、分離領域のインピーダンスを下げてい
る。

【００４３】また図６の工程では、マスクを形成せずに
注入していたが、本願は分離領域上の導入孔３１にマス
クを設け、その後ベース領域３７および拡散抵抗領域３
８にのみ注入しても良い。また必要によっては前記２つ
の領域を１つずつ別々に注入しても良い。またここで
も、ベース領域３７と拡散抵抗領域３８に対応するレジ
ストマスクの開口部を、前記導入孔３２，３３よりやや
大きくするだけで、精度良くベース領域３７および拡散
抵抗領域３８を決定できる。ここではマスクによって余
剰な不純物が分離領域へ注入されるのを防止できる。

【００４４】続いて図面では省略したが、ベース領域３
７内に形成予定のベースコンタクト領域３９に対応する
領域と、分離領域および拡散抵抗領域３８の形成予定の
コンタクト領域４０上が開孔されるように、マスクとな
るホトレジスト膜を形成する工程がある。その後、ボロ
ン(B)がイオン注入され、ベース領域３７、ベースコン
タクト３９、拡散抵抗領域３８，拡散抵抗のコンタクト
領域４０が約１０００度、１時間で拡散される。

【００４５】続いて全面に形成されているマスクと成っ
た熱酸化膜２８を除去し、絶縁膜４１，４２を形成する
工程がある。ここではノンドープのシリコン酸化膜４
１、リンドープのシリコン酸化膜４２を夫れ夫れ数千オ
ングストローム積層し、全面の膜厚にあまり差が生じな
いようにしている。これは、図６で示したシリコン酸化
膜であると、予定のエミッタ領域上のシリコン酸化膜
は、予定のコレクタコンタクト領域上のシリコン酸化膜
より薄いため、コレクタコンタクト領域の導入孔が完全
に開くまでには、エミッタ領域となるエピタキシャル層
がエッチングされてしまう。そのために、前述の如く、
シリコン酸化膜を形成し直し、膜厚差を無くしてエミッ
タ領域のエピタキシャル層のエッチングを防止してい
る。またこの２種類の膜は、膜の接合性、金属イオンの
エピタキシャル層への浸入等を防止しているものであ
り、これを考える必要がなければ、いわゆる半導体絶縁
膜、例えばＳｉ酸化膜、Ｓｉ窒化膜等の絶縁膜を１層で
達成しても良い。

【００４６】例えば２層の絶縁膜であれば３０００オン
グストロームずつ６０００オングストロームの厚みとな
り、１層で有れば２〜３０００オングストローム程度で
ある。続いて、前記膜４１，４２は、膜の緻密度を向上
させるために、デンシファイと称する酸素雰囲気内で約
８００度、約１時間の酸化処理がある。

【００４７】本工程も本発明の特徴であり、このデンシ
ファイ工程を窒化膜成膜前に行うこともポイントとな
る。従って、Ｓｉ窒化膜の前述したような組成変化を抑
制させることができる。更に図７に示す如く、ネガ型の
ホトレジスト膜を使って、ＭＩＳ型容量素子の予定の誘
電体薄膜が形成されるシリコン酸化膜４１，４２を除去
し、誘電体薄膜を形成する工程がある。

【００４８】ここでシリコン酸化膜４１，４２は、ウエ
ットエッチングにより開口され、全面に数百オングスト
ロームのシリコン窒化膜４３および数千オングストロー
ムのポリＳｉ４４が減圧ＣＶＤで連続で形成され、そし
てケミカルドライエッチングによって図８の如くエッチ
ングされる。一例としてＳｉ窒化膜は約４００オングス
トローム、ポリＳｉは２０００〜３０００オングストロ
ームである。

【００４９】本工程は、本発明の特徴とするところであ
り、第１に、Ｓｉ窒化膜４３を形成した後、別にエッチ
ング工程を経ず直ちにポリＳｉ膜を生成することにあ
る。つまりＳｉ窒化膜の中には、完全に反応されていな
い物質あるいは中間生成物（例えばＳｉ−Ｏ−Ｎ等）が
程度の差は有るが存在しているために、酸化が発生しな
いようにポリＳｉ膜を形成すれば、この後酸化雰囲気に
さらされてもＳｉ窒化膜の中の未反応物質は、酸化され
ない。またポリＳｉがあるために、エッチング液にＳｉ
窒化膜が晒されないためウィークスポット等が除去され
ることもない。また後述するが、連続してポリＳｉ膜を
付け、その後の保護膜として活用すると同時に、このポ
リＳｉを電極として活用して、後でポリＳｉを全て取り
除いてＳｉ窒化膜をエッチング液や酸化雰囲気に露出さ
せないことに意義がある。

【００５０】ここで、Ｓｉ窒化膜とポリＳｉは、減圧Ｃ
ＶＤで成膜されるが、非酸化性雰囲気で、しかも連続で
成膜されることにより、Ｓｉ窒化膜成膜後に非酸化性雰
囲気で直ちにポリＳｉ膜をこの上に成膜する事ができ
る。また第２にベース拡散工程の後、エミッタ拡散の前
にＳｉ窒化膜を成膜する事で、ベース拡散の熱処理が加
わることがないので、ウィークスポットの増加（例えば
Ｓｉ−Ｏ−Ｎの一部がＳｉＯ２やＳｉＮに変換する）量
を抑制できる。しかも、エッチング工程がこの後にあっ
ても、Ｓｉ窒化膜４３は直接エッチング液にさらされな
いため誘電特性は維持できる。

【００５１】続いて、フッ素系エッチング材料により図
８のようにエッチングを行い、再度全面に渡り新しい酸
化膜が生成されるように、ベイキング処理が行われる。
ここでエッチングガスは、ポリＳｉがＣＦ4＋Ｏ2、Ｓｉ
窒化膜は、ＣＦ4＋Ｏ2＋Ｎ2ガスでドライエッチングし
ている。殆どそのガスは同じであるため、１つのチャン
バー内で連続してエッチングできる。

【００５２】本工程も本発明の特徴とするところであ
り、このフッ素系ドライエッチング材料は、Ｓｉ窒化膜
のＳｉ酸化膜をエッチングするがポリＳｉでカバーされ
ているためにこのエッチングの問題が無くなる。またこ
こでエッチング方法は、湿式、ドライの２つがあるがど
ちらにしても、リンドープのＳｉ酸化膜４２の膜質が荒
れるため、表面に新しい酸化膜を成長させて後の工程の
レジストの密着性を向上させるために、このベイキング
を行っている。従って、ポリＳｉ４４の表面に酸化膜４
５が生成される。よって、後述のコンタクト孔形成がレ
ジスト剥離もなく良好にエッチングできる。またここで
は別途Ｓｉ酸化膜やＳｉ窒化膜等の絶縁膜をＣＶＤ法等
で被着させても良い。

【００５３】続いて、図９の如く全面にホトレジスト膜
を形成し、異方性エッチングによって、予定のエミッタ
領域、ベースコンタクト領域、予定のコレクタコンタク
ト領域、予定の下層電極のコンタクト領域、拡散抵抗領
域のコンタクト領域およびＭＩＳ型コンデンサのポリＳ
ｉ電極上のシリコン酸化膜４１，４２，４５を除去し、
開孔部４６〜５１を形成する。つまりポリＳｉの上に生
成されている酸化膜４５は、このエッチング工程により
除去されるが、図のように側辺には残している。

【００５４】ここで重要なことは、コンタクト４６〜５
０の開口の際に、ポリＳｉの上の酸化膜が取れ更にこの
ポリＳｉが完全にエッチングされては成らないことであ
る。つまりコンデンサの誘電体となるＳｉ窒化膜がエッ
チングに晒されて特性劣化を引き起こすからである。例
えばこのコンタクト孔のエッチングガスをＣＨＦ3＋Ｏ2
ガスで行うと、そのエッチングレート比は、ＳｉＯ2：
ポリＳｉ＝８：１程度である。またドライエッチングで
は、コンタクト孔内のエピタキシャル表面に欠陥が入る
ため、更にＮＦ3ガスでエネルギーを下げ、軽くエッチ
ングしている。つまり６０００オングストロームの酸化
膜４１，４２とエピ表面から１００オングストローム程
度がエッチングされる時に、ポリＳｉ膜５２は、約１０
００オングストロームエッチングされ、約２０００オン
グストロームのポリＳｉが残ることになる。

【００５５】図２１は、専用のテストパターンを用いて
ポリＳｉの付着膜厚と耐圧不良率について調べたもので
ある。ポリＳｉは、５００，１０００，１５００，２０
００，２５００，３０００，４０００オングストローム
と７種類用意し、電圧は、０．５ボルト以下、１〜１０
ボルト、１〜３０ボルトでふってみた。つまり１０００
オングストローム以下で急速に不良が増加する。約１５
００オングストローム以上であれば、不良率を２パーセ
ント以下にすることができる。従って１５００オングス
トローム以上のポリＳｉが残存するように、エッチング
レートを考慮しながら絶縁膜４１，４２の膜厚および最
初に付けるポリＳｉの膜厚を決定しなければならないこ
とが判る。

【００５６】一方、このポリＳｉを３０００オングスト
ロームから２０００オングストロームに薄くすることに
は別の効果もある。つまりこの後にエミッタの不純物を
導入するが、この工程を利用して薄くなったポリＳｉに
も不純物を導入している。つまり３０００オングストロ
ームのポリＳｉに対して２０００オングストロームの薄
いポリＳｉは、単位体積当たりの不純物濃度が約１／３
だけ増加することになり、より抵抗値の低いポリＳｉ電
極を実現できる。

【００５７】そして前記ホトレジスト膜を除去した後、
再度予定のエミッタ領域、予定のコレクタコンタクト領
域および前記下層電極領域のコンタクト領域に対応する
エピタキシャル層が露出する様にホトレジスト膜を形成
し、このホトレジスト膜をマスクとして、ヒ素(As)をイ
オン注入し、拡散工程を経てエミッタ領域、コレクタコ
ンタクト領域および下層電極領域のコンタクト領域を形
成する。

【００５８】本発明は、第３の特徴であり、このイオン
注入の工程で、ポリＳｉ電極５２にもＡｓを注入するこ
とで、前述したような原理でポリＳｉ自体の抵抗値を更
に下げている。更には、前述したように、トランジスタ
の心臓部であるエミッタ領域は、窒化膜の形成の後で拡
散が行われ、エミッタ拡散を行った後でＳｉ窒化膜の成
膜を行わないことに特徴を有する。つまり窒化膜成膜時
およびその後の熱処理が加わることでトランジスタのｈ
ＦＥの変化を防止することができる。

【００５９】続いて、前記拡散時に表面に酸化膜が生成
するので開孔部４８〜５１の露出面をライトエッチング
をして、図１０の如くアルミニウム電極を形成してい
る。前述したようにＮＦ3ガスでエネルギーを下げ、軽
くエッチングしている。従って、エミッタ領域５３、ベ
ースコンタクト領域３９、コレクタコンタクト領域５
４、下層拡散領域のコンタクト領域５５およびベースコ
ンタクト領域の開孔部には、エミッタ電極５６、ベース
電極５７、コレクタ電極５８、下層電極５９、拡散抵抗
の電極６０，６０およびＭＩＳ型コンデンサの上層電極
６１がそれぞれオーミックコンタクトされて形成され
る。

【００６０】またここでは、１層メタルで説明したが、
多層メタルが実現される場合は、ＰＩＸ等の絶縁膜の上
に更に２層目のメタルが設けられ、パシベーション膜が
成膜され完成される。以下Ｓｉ窒化膜の上に酸化膜が生
成されないようにしてポリＳｉを生成することが重要な
点であるが、それを立証する実験を行ったので以下に述
べる。図２２は、電圧のかけ方を４種類用意し、それぞ
れＡは、１ボルト未満、Ｂは１から１０ボルト、Ｃは、
１から２０ボルト、Ｄは１から３０ボルトに振った。右
の表のＰｏｌｙ法は、今まで説明した本発明の工程を採
用したもので、左の従来法は、以下に述べるポリＳｉを
載せずに直接メタルを載せたものである。またコンデン
サの面積は６ｍｍ2で２枚のウェハにそれぞれ１７４点
作った。

【００６１】従来方法は、図７の所でＳｉ窒化膜４３が
積層されたら、予定の誘電体層の上にホトレジストを残
し、Ｓｉ窒化膜のパターニングをしている。その後は、
ベイキング処理からエミッタの拡散までは同じで、コン
タクトのライトエッチングの時、Ｓｉ窒化膜の上にレジ
ストを載せ希フッ酸で表面の酸化膜を取り、レジストを
取り除き再度希フッ酸で短い時間エッチングをし、メタ
ルを形成している。

【００６２】つまりＳｉ窒化膜は、パターニングの後に
行われるホトレジの密着性を上げるためのベーキングで
酸化され、最後のエッチングで希フッ酸液にさらされて
いる。また定かではないがベーキングからエミッタ拡散
までにはコンタクトエッチング、エミッタインプラのた
めのホトレジ付着、除去等の工程で酸化や熱が加わり、
レジストによってはレジストの穴を介してエッチング液
がＳｉ窒化膜に触れることも考えられる。

【００６３】ポリＳｉを載せない方の従来方法が３％か
ら２５パーセントであるに対して、ポリ法では全てが５
パーセント以下であった。次に第２の実施の形態を図１
４〜図２０を参照しながら説明する。図３の下層拡散領
域の工程までは、実質同じであるので説明は省略する。
図１４は、図３の熱酸化膜２８を全面に除去した後、約
５００オングストローム程度の薄い酸化膜７０を形成
し、上側の拡散領域が露出されるように、レジスト７１
を形成し、このレジストをマスクとして、Ｐ型の不純物
をイオン注入する。

【００６４】この後レジストの除去を経て、拡散を行い
下側の分離領域と上側の分離領域をリンクさせる。（図
１５参照） 続いて、ベース領域、拡散抵抗領域が露出されるように
レジスト７２を形成し、Ｐ型の不純物をイオン注入す
る。（図１６参照） 更に、ベースコンタクト領域、拡散抵抗のコンタクト領
域が露出されるようにレジスト７３を形成し、やはりＰ
型の不純物をイオン注入する。ここで本工程および前工
程で注入された不純物が拡散される。（図１７参照） 続いて、ＭＩＳ型コンデンサの下層拡散領域に対応する
酸化膜７０を除去し、Ｓｉ窒化膜およびポリＳｉ膜を非
酸化性雰囲気、ＬＰ−ＣＶＤにより連続して成膜する。
更には、前記２種類の膜をエッチングして所定の形状に
パターニングする（図１８参照） 続いて、全面に渡り、ノンドープのＳｉ酸化膜７４とリ
ンドープのＳｉ酸化膜７５を成膜し、前述したレジスト
の密着性を考え、若干の熱酸化を経て、必要なコンタク
ト口を開口する。ここでは、エミッタ、ベース、コレク
タコンタクト、ＭＩＳ型コンデンサの上部電極、下層電
極領域、拡散抵抗のコンタクト領域に夫々開孔部が設け
られる。（図１９参照） ここでは、絶縁膜として７０、７４，７５で、膜厚は更
に厚くなる。従って前実施の形態でも説明したように、
この絶縁膜のコンタクト孔が開口したとき、ポリＳｉの
膜厚は約１５００オングストローム程度は残るように設
定しておく必要がある。

【００６５】この工程は、前実施の形態でも説明したよ
うに、Ｓｉ窒化膜、ポリＳｉ膜のドライエッチングによ
る膜粗面化を防止するものであり、レジストの密着性を
向上させるものである。続いてエミッタ、コレクタコン
タクト、ＭＩＳ型コンデンサの下層電極領域、のみレジ
ストにより開口し、Ｎ型の不純物をイオン注入し、これ
を拡散し、電極を形成する。（図２０参照） 以上のように、２層メタル構造を実現するために、ノン
ドープ、リンドープの膜付けで熱処理工程が付加される
が、エミッタ形成前に、ポリＳｉ、Ｓｉ窒化膜を付け、
その後で、エミッタの注入、拡散を行っているので、Ｓ
ｉ窒化膜の劣化を抑えつつ、所望のｈＦＥを得られる特
徴を有する。

【００６６】

【発明の効果】以上の説明からも明らかな様に、シリコ
ン窒化膜の上には実質他の物質が介在されずに不純物の
入ったポリシリコン層が形成されているので、シリコン
窒化膜は製造工程に於いて、ポリシリコン層で保護され
る。しかもポリシリコンが電極として働くために製品に
なるまでずっと保護し続けることができる。従ってコン
デンサが劣化せず、歩留まりの高い製品が可能となる。

【００６７】またトランジスタ工程のエミッタ不純物導
入工程を活用しているので、工程も簡略化でき、また電
極を薄くしてここに不純物が導入されているので単位体
積当たりの不純物濃度を高くし、より一層メタル電極に
近づけている。従って、抵抗分が小さい分コンデンサの
特性を向上させることができる。また１５００オングス
トローム〜２５００オングストロームの間に設定するこ
とで、あまり薄くて歩留まりが低下することもなく、ま
た厚過ぎで不純物濃度が低下し、容量値が低下すること
もなく、目的の容量値を実現できる。

【００６８】続いて製法に於いては、まずＳｉ窒化膜上
に連続してポリＳｉ膜を被覆すると、その後の工程で、
酸化雰囲気に晒されても、或いはエッチング工程でエッ
チャントに晒されても、ポリＳｉがあるために良質な膜
を維持することができる。また絶縁物では容量値の低下
を防止するため取り除かれるが、本発明ではポリＳｉに
不純物が導入され、メタルとして活用しているので、ポ
リＳｉをエッチングする必要がない。従って最後までＳ
ｉ窒化膜はポリＳｉで保護される。またポリＳｉ層が露
出したところをエッチングし、膜厚を薄くし、ここに不
純物を導入すれば、薄くなった分単位体積当たりの不純
物濃度が高くなり、ポリＳｉをよりメタル特性に近づけ
て使用することができる。従ってコンデンサは、特性劣
化もなく歩留まりの高いものが実現できる。

【００６９】またＭＩＳ型コンデンサのコンタクト孔を
開ける際に、同時にポリシリコン層をエッチングして薄
くしているので、前述のことを同時に実現できる。しか
も膜厚の関係では、ポリシリコンが完全に取り除かれて
は、本発明の主旨と逸脱する。つまりコンタクトが完全
に開いてもポリＳｉが残ることで、製品の歩留まりを維
持することができる。特に前述したように１５００〜２
５００オングストローム程度が好ましい。

【００７０】また本工程は、トランジスタを組み込んだ
ＩＣでも良く、その場合は、トランジスタのコンタクト
孔、またエミッタの拡散孔およびコンタクト孔となる部
分も含めて開口しても、前述したようにポリシリコン層
は、シリコン窒化膜の上に残存する必要があり、これに
より歩留まりの向上を実現できる。しかも、ＭＩＳ型コ
ンデンサをＩＣの素子と一緒に作り込む際、エミッタの
不純物導入の際にポリＳｉにも導入すれば、工程が簡略
化でき、またエミッタ拡散の前にＳｉ窒化膜、ポリＳｉ
膜の熱処理が加わるため、回路特性の重要要素であるト
ランジスタのエミッタ特性変化を回避することができ
る。また決められた値の不純物濃度であっても、厚みを
薄くする分ポリＳｉの抵抗値を下げることができる例え
ば、トランジスタのコレクタ、ベースのコンタクト孔、
エミッタの拡散孔およびコンデンサの下層電極領域のコ
ンタクト孔を開けると同時に、ポリＳｉの表面の第２の
絶縁膜開けを同時にすることができる。また第１の絶縁
膜は厚く、ポリＳｉの上に成長する絶縁膜は薄くまた実
質その組成が同じであるため、ポリＳｉを若干エッチン
グすることができる。このエッチング工程の後のエミッ
タ不純物導入時にポリＳｉにも不純物が導入でき、エミ
ッタの不純物を有効に活用し、より抵抗値の低いメタル
に近いポリＳｉ膜が実現できる。

【００７１】また再度繰り返すことになるが、ポリＳｉ
をＳｉ窒化膜の保護膜と使用すると同時に電極として活
用することに重要な意味がある。つまりポリＳｉの保護
膜として絶縁膜を使えば、絶縁膜が載っている間は保護
膜として活用できる。しかし一般にはこの絶縁膜も誘電
体の１つでありその分コンデンサの膜厚が厚くなり容量
値は低下することになる。つまり容量値の高いものを実
現するためには、この絶縁膜をエッチングする必要が出
てくる。その結果絶縁膜のエッチング最終あたりでエッ
チャントはＳｉ窒化膜と接触し誘電体特性を劣化させ
る。その点、ポリＳｉは、不純物が導入されておりメタ
ルとして活用できる。実際はこの上にＡｌが載るが、メ
タルとして活用されるためにこのポリＳｉを取り除く必
要は全くなく、容量値の低下もない。

【００７２】従って誘電体の膜質低下の防止、ポリＳｉ
電極の抵抗値の低下を実現でき、コンデンサとして特性
の優れたものが容量値の変化もなく実現できる。最後
に、前述したように、ポリＳｉを電極として活用できる
が、更にこの上にはメタルがあるために二重電極構造と
なっている。しかしこのポリＳｉを取り除くと、Ｓｉ窒
化膜はエッチング液にさらされ、窒化膜に劣化が生ず
る。またいわゆるウォッシュドエミッタの前にＳｉ窒化
膜が露出していれば、エミッタ拡散の時にＳｉ窒化膜が
酸化される。従ってウォッシュドエミッタの前にもポリ
Ｓｉ膜を残存させることで、誘電体膜の特性劣化を防止
している。

【図面の簡単な説明】

【図１】本発明の製造方法を説明する断面図である。

【図２】本発明の製造方法を説明する断面図である。

【図３】本発明の製造方法を説明する断面図である。

【図４】本発明の製造方法を説明する断面図である。

【図５】本発明の製造方法を説明する断面図である。

【図６】本発明の製造方法を説明する断面図である。

【図７】本発明の製造方法を説明する断面図である。

【図８】本発明の製造方法を説明する断面図である。

【図９】本発明の製造方法を説明する断面図である。

【図１０】本発明の製造方法を説明する断面図である。

【図１１】従来の製造方法を説明する断面図である。

【図１２】従来の製造方法を説明する断面図である。

【図１３】従来の製造方法を説明する断面図である。

【図１４】本発明の他の製造方法を説明する断面図であ
る。

【図１５】本発明の他の製造方法を説明する断面図であ
る。

【図１６】本発明の他の製造方法を説明する断面図であ
る。

【図１７】本発明の他の製造方法を説明する断面図であ
る。

【図１８】本発明の他の製造方法を説明する断面図であ
る。

【図１９】本発明の他の製造方法を説明する断面図であ
る。

【図２０】本発明の他の製造方法を説明する断面図であ
る。

【図２１】本発明のポリＳｉ膜の膜厚と耐圧不良の関係
を説明した図である。

【図２２】従来法とｐｏｌｙ法による不良率を調べた図
である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大石橋 康雄 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平６−268155（ＪＰ，Ａ) 特開 昭63−177454（ＪＰ，Ａ) 特開 平１−232757（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8222 H01L 27/06

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 トランジスタのコレクタ領域となる半導
   体層と、 このコレクタ領域に形成されたベース領域とおよびこの
   ベース領域に形成されたエミッタ領域とで成るトランジ
   スタの領域と、 前記半導体層に不純物が拡散されることで形成され、Ｍ
   ＩＳ型コンデンサの下層の電極となる下層拡散領域と、 前記トランジスタ領域および下層拡散層領域上に形成さ
   れたシリコンを主体とする第１の絶縁膜と、 前記コレクタ領域、前記ベース領域および前記エミッタ
   領域が露出した前記トランジスタ領域への開口部と、 前記ＭＩＳ型コンデンサの誘電体膜となるシリコン窒化
   膜が被着される領域および前記下層拡散領域のコンタク
   ト領域が露出した前記ＭＩＳ型コンデンサ領域への開口
   部と、 前記誘電体膜が形成される領域に積層されたシリコン窒
   化膜と、 前記シリコン窒化膜上に積層されたポリシリコン層と、 前記トランジスタ領域への開口部および前記ＭＩＳ型コ
   ンデンサ領域への開口部および前記ポリシリコン層上に
   形成されたコレクタ電極、ベース電極、エミッタ電極、
   前記ＭＩＳ型コンデンサの上層電極および下層電極とを
   少なくとも有する半導体集積回路において、 前記ポリシリコン層は周辺部が第２の絶縁膜で覆われ、
   中心部は前記第２の絶縁膜を開口してコンタクト孔が設
   けられ、前記ポリシリコン層周辺部よりも前記中心部の
   ポリシリコン層が薄く形成され、前記中心部に前記トラ
   ンジスタのエミッタ領域を形成するヒ素が導入されるこ
   とを特徴とする半導体集積回路。
2. 【請求項２】 半導体層の上部に第１の不純物を拡散し
   てＭＩＳ型コンデンサの下層電極となる拡散層を形成す
   る工程と、 前記半導体層上に第１の絶縁膜を形成し、前記拡散層の
   形成領域上の前記第１の絶縁膜に開口部を形成し、前記
   開口部が形成された第１の絶縁膜上にＭＩＳ型コンデン
   サの誘電体層となるシリコン窒化膜を形成する工程と、 前記シリコン窒化膜の形成工程に連続してノンドープの
   ポリシリコン層を積層 する工程と、 前記ポリシリコン層および前記シリコン窒化膜を、少な
   くとも前記拡散層上に残存するようにパターニングする
   工程と、 前記ポリシリコン層上に第２の絶縁膜を形成する工程
   と、 前記ポリシリコン層の周辺部を残してエッチングし、中
   心部が周辺部よりも薄いポリシリコン層を形成する工程
   と、 前記ポリシリコン層に第２の不純物を導入する工程と、 少なくとも前記ポリシリコン層上にＭＩＳ型コンデンサ
   の上層電極となる金属層を形成する工程とを具備するこ
   とを特徴とするＭＩＳ型コンデンサの製造方法。
3. 【請求項３】 半導体層の上部に第１の不純物を拡散し
   てＭＩＳ型コンデンサの下層電極となる拡散層を形成す
   る工程と、 前記半導体層上に第１の絶縁膜を形成し、前記拡散層の
   形成領域上の前記第１の絶縁膜に第１の開口部を形成
   し、前記第１の開口部が形成された第１の絶縁膜上にＭ
   ＩＳ型コンデンサの誘電体層となるシリコン窒化膜を形
   成する工程と、 前記シリコン窒化膜の形成工程に連続してノンドープの
   ポリシリコン層を積層する工程と、 前記ポリシリコン層および前記シリコン窒化膜を、少な
   くとも前記拡散層上に残存するようにパターニングする
   工程と、 前記ポリシリコン層上に第２の絶縁膜を形成する工程
   と、 前記第１の絶縁膜を選択的にエッチングして第２の開口
   部を形成し、同時に前記第２の絶縁膜および前記ポリシ
   リコン層を選択的にエッチングして前記ポリシリコンの
   中心部が周辺部よりも薄いポリシリコン層を形成する工
   程と、 前記ポリシリコン層および前記第２の開口部に同時に第
   ２の不純物を導入する工程と、 少なくとも前記ポリシリコン層上にＭＩＳ型コンデンサ
   の上層電極となる金属層を形成する工程とを具備するこ
   とを特徴とするＭＩＳ型コンデンサの製造方法。
4. 【請求項４】 バイポーラトランジスタのコレクタとな
   る第１の領域と、前 記第１の領域と電気的に分離され、
   前記半導体層上に形成された第２の領域に、ＭＩＳ型コ
   ンデンサの下層電極となる拡散層とを形成する工程と、 前記第１の領域に第１の不純物を拡散してベース領域を
   形成し、 全面に第１の絶縁膜を形成し、 前記拡散層の形成領域の前記第１の絶縁膜に第１の開口
   部を形成し、 前記第１の開口部が形成された第１の絶縁膜上にシリコ
   ン窒化膜を形成する工程と、 前記シリコン窒化膜の形成工程と連続してポリシリコン
   層を積層する工程と、前記ポリシリコン層およびシリコ
   ン窒化膜を、少なくとも前記拡散層上に残存するように
   パターニングする工程と、 前記ポリシリコン層上に第２の絶縁膜を形成し、 前記第１および第２の絶縁膜を選択的にエッチングし
   て、前記ベース領域に第２、第３の開口部を形成し、前
   記第１の領域の前記ベース領域以外の領域に第４の開口
   部を形成し、前記拡散層上に第５の開口部を形成し、同
   時に前記ポリシリコン層の周辺部を残してエッチングし
   中心部が周辺部よりも薄いポリシリコン層を形成する工
   程と、 少なくとも前記第３の開口部と同時に前記ポリシリコン
   層にヒ素を導入して前記第３の開口部にエミッタ領域を
   形成し、同時に前記ポリシリコン層を導電体とする工程
   と、 金属層を全面に形成した後にパターニングして、前記第
   ２の開口部にはベース電極を、前記第３の開口部にはエ
   ミッタ電極を、前記第４の開口部にはコレクタ電極を、
   前記第５の開口部にはＭＩＳ型コンデンサの下層電極の
   引出電極を、前記ポリシリコン層上にはＭＩＳ型コンデ
   ンサの上層電極をそれぞれ形成する工程とを具備するこ
   とを特徴とする半導体集積回路の製造方法。
5. 【請求項５】 前記ポリシリコン層の中心部はエッチン
   グ後に１５００Å以上２０００Å以下の厚さを有するこ
   とを特徴とする請求項４に記載の半導体集積回路の製造
   方法。
6. 【請求項６】 前記シリコン窒化膜は酸化雰囲気に晒さ
   れずにポリシリコン層が積層されることを特徴とする請
   求項４に記載の半導体集積回路の製造方法。