JPH0864763A - キャパシタ及びその製造方法 - Google Patents
キャパシタ及びその製造方法Info
- Publication number
- JPH0864763A JPH0864763A JP6193990A JP19399094A JPH0864763A JP H0864763 A JPH0864763 A JP H0864763A JP 6193990 A JP6193990 A JP 6193990A JP 19399094 A JP19399094 A JP 19399094A JP H0864763 A JPH0864763 A JP H0864763A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- lower electrode
- capacitor insulating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 キャパシタ絶縁膜にTa2O5 を用いたキャパシ
タを製造するに当り、下部電極及びキャパシタ絶縁膜の
間に、キャパシタ容量減少の要因となる低誘電率物質が
生成するのを防止する。 【構成】 Si基板18上に順次に、SiO2熱酸化膜20、Pt下
部電極14及びTa2O5 キャパシタ絶縁膜12を形成する。然
る後、キャパシタ絶縁膜12の緻密化及び欠陥密度低減の
ために、キャパシタ絶縁膜12の熱酸化処理を行なう。熱
酸化処理としては、瞬時熱処理、UV−O3アニール或はプ
ラズマ酸化を行なえば良い。下部電極12をPtとしている
ので、キャパシタ絶縁膜12を形成する際に低誘電率物質
が下部電極12表面に生成するのを防止でき、さらにキャ
パシタ絶縁膜12の熱酸化処理を行なう際に低誘電率物質
がキャパシタ絶縁膜12と下部電極14との間に生成するの
を防止できる。
タを製造するに当り、下部電極及びキャパシタ絶縁膜の
間に、キャパシタ容量減少の要因となる低誘電率物質が
生成するのを防止する。 【構成】 Si基板18上に順次に、SiO2熱酸化膜20、Pt下
部電極14及びTa2O5 キャパシタ絶縁膜12を形成する。然
る後、キャパシタ絶縁膜12の緻密化及び欠陥密度低減の
ために、キャパシタ絶縁膜12の熱酸化処理を行なう。熱
酸化処理としては、瞬時熱処理、UV−O3アニール或はプ
ラズマ酸化を行なえば良い。下部電極12をPtとしている
ので、キャパシタ絶縁膜12を形成する際に低誘電率物質
が下部電極12表面に生成するのを防止でき、さらにキャ
パシタ絶縁膜12の熱酸化処理を行なう際に低誘電率物質
がキャパシタ絶縁膜12と下部電極14との間に生成するの
を防止できる。
Description
【０００１】
【産業上の利用分野】この発明はキャパシタの構造と、
その製造方法とに関する。
その製造方法とに関する。
【０００２】
【従来の技術】近年、キャパシタ絶縁膜としてＴａ2 Ｏ
5 が注目されている。Ｔａ2 Ｏ5 キャパシタ絶縁膜は、
ＬＳＩの高集積化のために薄膜化しても、実用上望まれ
る絶縁耐圧及び誘電率を得ることができる利点を有す
る。このキャパシタ絶縁膜を用いたキャパシタの製造技
術として、文献：IEDM Technology Digest 1991 p.827
〜830 に開示されているものがある。
5 が注目されている。Ｔａ2 Ｏ5 キャパシタ絶縁膜は、
ＬＳＩの高集積化のために薄膜化しても、実用上望まれ
る絶縁耐圧及び誘電率を得ることができる利点を有す
る。このキャパシタ絶縁膜を用いたキャパシタの製造技
術として、文献：IEDM Technology Digest 1991 p.827
〜830 に開示されているものがある。
【０００３】この従来技術では、ｎ+ −ｐｏｌｙＳｉ下
部電極上に、ＳｉＮバリア膜を介してＴａ2 Ｏ5 キャパ
シタ絶縁膜を形成し、然る後、キャパシタ絶縁膜の緻密
化及び欠陥密度低減を行なうため、キャパシタ絶縁膜を
酸素雰囲気中で熱処理する。そしてキャパシタ絶縁膜上
にＴｉＮ上部電極を形成する。バリア膜を形成しないで
キャパシタ絶縁膜の熱処理を行なうと、下部電極とキャ
パシタ絶縁膜との界面にＳｉＯ2 膜を生じる。ＳｉＯ2
膜の発生はキャパシタ容量を低下させるので、バリア膜
の形成によりＳｉＯ2 膜の発生を防止する。
部電極上に、ＳｉＮバリア膜を介してＴａ2 Ｏ5 キャパ
シタ絶縁膜を形成し、然る後、キャパシタ絶縁膜の緻密
化及び欠陥密度低減を行なうため、キャパシタ絶縁膜を
酸素雰囲気中で熱処理する。そしてキャパシタ絶縁膜上
にＴｉＮ上部電極を形成する。バリア膜を形成しないで
キャパシタ絶縁膜の熱処理を行なうと、下部電極とキャ
パシタ絶縁膜との界面にＳｉＯ2 膜を生じる。ＳｉＯ2
膜の発生はキャパシタ容量を低下させるので、バリア膜
の形成によりＳｉＯ2 膜の発生を防止する。
【０００４】
【発明が解決しようとする課題】しかしながら上述した
従来技術では、ＳｉＮバリア膜の形成により、ＳｉＯ2
膜の発生を防止できるが、やはりＳｉＮバリア膜を形成
する分だけキャパシタ容量は減少する。
従来技術では、ＳｉＮバリア膜の形成により、ＳｉＯ2
膜の発生を防止できるが、やはりＳｉＮバリア膜を形成
する分だけキャパシタ容量は減少する。
【０００５】さらに下部電極を構成するｎ+ −ｐｏｌｙ
Ｓｉの仕事関数は４．０５Ｖと小さいので、リーク電流
が大きくなってしまう。
Ｓｉの仕事関数は４．０５Ｖと小さいので、リーク電流
が大きくなってしまう。
【０００６】第一発明の目的は、Ｔａ2 Ｏ5 キャパシタ
絶縁膜を用いたキャパシタにおいて、リーク電流を従来
より小さくでき及び又はキャパシタ容量を従来より大き
くできるキャパシタを提供することにある。
絶縁膜を用いたキャパシタにおいて、リーク電流を従来
より小さくでき及び又はキャパシタ容量を従来より大き
くできるキャパシタを提供することにある。
【０００７】第二発明の目的は、Ｔａ2 Ｏ5 キャパシタ
絶縁膜を用いたキャパシタにおいて、キャパシタ容量を
従来より大きくできるキャパシタの製造方法を提供する
ことにある。
絶縁膜を用いたキャパシタにおいて、キャパシタ容量を
従来より大きくできるキャパシタの製造方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、第一発明のキャパシタは、Ｔａ2 Ｏ5 キャパシタ絶
縁膜を下部電極及び上部電極の間に設けて成るキャパシ
タにおいて、下部電極及び上部電極の一方又は双方をＰ
ｔ電極としたことを特徴とする。
め、第一発明のキャパシタは、Ｔａ2 Ｏ5 キャパシタ絶
縁膜を下部電極及び上部電極の間に設けて成るキャパシ
タにおいて、下部電極及び上部電極の一方又は双方をＰ
ｔ電極としたことを特徴とする。
【０００９】第二発明のキャパシタの製造方法は、Ｔａ
2 Ｏ5 キャパシタ絶縁膜を下部電極及び上部電極の間に
設けて成るキャパシタを製造するに当り、Ｐｔ下部電極
上にＴａ2 Ｏ5 キャパシタ絶縁膜を形成し、然る後、Ｔ
ａ2 Ｏ5 キャパシタ絶縁膜の熱酸化処理を行なうことを
特徴とする。
2 Ｏ5 キャパシタ絶縁膜を下部電極及び上部電極の間に
設けて成るキャパシタを製造するに当り、Ｐｔ下部電極
上にＴａ2 Ｏ5 キャパシタ絶縁膜を形成し、然る後、Ｔ
ａ2 Ｏ5 キャパシタ絶縁膜の熱酸化処理を行なうことを
特徴とする。
【００１０】
【作用】第一発明によれば、Ｐｔの仕事関数は大きいの
で、下部電極及び又は上部電極をＰｔ電極とすることに
より、Ｐｔ下部電極及び又はＰｔ上部電極とＴａ2 Ｏ5
キャパシタ絶縁膜との間の電位障壁を従来よりも高くで
きる。
で、下部電極及び又は上部電極をＰｔ電極とすることに
より、Ｐｔ下部電極及び又はＰｔ上部電極とＴａ2 Ｏ5
キャパシタ絶縁膜との間の電位障壁を従来よりも高くで
きる。
【００１１】また下部電極をＰｔ電極とした場合には、
Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減
のために熱酸化処理を行なっても、Ｐｔ下部電極とＴａ
2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容量
減少の要因となる低誘電率物質の発生をなくせる。或は
発生したとしても低誘電率物質の発生量を非常に少なく
することができる。
Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減
のために熱酸化処理を行なっても、Ｐｔ下部電極とＴａ
2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容量
減少の要因となる低誘電率物質の発生をなくせる。或は
発生したとしても低誘電率物質の発生量を非常に少なく
することができる。
【００１２】さらに第二発明によれば、Ｐｔ下部電極上
にＴａ2 Ｏ5 キャパシタ絶縁膜を形成し、然る後、Ｔａ
2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減のた
めにＴａ2 Ｏ5 キャパシタ絶縁膜の熱酸化処理を行なう
ので、この熱酸化処理を行なっても、Ｐｔ下部電極とＴ
ａ2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容
量減少の要因となる低誘電率物質の発生をなくせる。或
は発生したとしても低誘電率物質の発生量を非常に少な
くすることができる。
にＴａ2 Ｏ5 キャパシタ絶縁膜を形成し、然る後、Ｔａ
2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減のた
めにＴａ2 Ｏ5 キャパシタ絶縁膜の熱酸化処理を行なう
ので、この熱酸化処理を行なっても、Ｐｔ下部電極とＴ
ａ2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容
量減少の要因となる低誘電率物質の発生をなくせる。或
は発生したとしても低誘電率物質の発生量を非常に少な
くすることができる。
【００１３】
【実施例】以下、図面を参照し、発明の実施例につき説
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
【００１４】図１は第一発明の実施例の構成を概略的に
示す断面図である。同図に示すキャパシタ１０は、Ｔａ
2 Ｏ5 キャパシタ絶縁膜１２を下部電極１４及び上部電
極１６の間に設けて成り、下部電極１４をＰｔ電極とし
ている。上部電極１６はＰｔ電極以外の電極ここではＴ
ｉＮ電極である。
示す断面図である。同図に示すキャパシタ１０は、Ｔａ
2 Ｏ5 キャパシタ絶縁膜１２を下部電極１４及び上部電
極１６の間に設けて成り、下部電極１４をＰｔ電極とし
ている。上部電極１６はＰｔ電極以外の電極ここではＴ
ｉＮ電極である。
【００１５】この実施例では、Ｓｉ基板１８の一方の基
板面１８ａ上に順次に、ＳｉＯ2 層間絶縁膜２０、Ｐｔ
下部電極１４、Ｔａ2 Ｏ5 キャパシタ絶縁膜１２及びＴ
ｉＮ上部電極１６を順次に設けて、キャパシタ１０を構
成する。任意好適個数例えば２個のキャパシタ１０を、
ＳｉＯ2 層間絶縁膜２０を介してＳｉ基板１８上に設け
る。
板面１８ａ上に順次に、ＳｉＯ2 層間絶縁膜２０、Ｐｔ
下部電極１４、Ｔａ2 Ｏ5 キャパシタ絶縁膜１２及びＴ
ｉＮ上部電極１６を順次に設けて、キャパシタ１０を構
成する。任意好適個数例えば２個のキャパシタ１０を、
ＳｉＯ2 層間絶縁膜２０を介してＳｉ基板１８上に設け
る。
【００１６】図２〜図３は第二発明の実施例の説明に供
する製造工程図である。この実施例は、図１に示す構造
のキャパシタ１０を製造する例である。
する製造工程図である。この実施例は、図１に示す構造
のキャパシタ１０を製造する例である。
【００１７】この実施例では、Ｓｉ基板１８の一方の基
板面１８ａに、熱酸化法或はＣＶＤ（Chemical Vapor D
eposition)法により、ＳｉＯ2 層間絶縁膜２０を形成
し、キャパシタ１０を形成するための下地２２として、
これらＳｉ基板１８及びＳｉＯ2 層間絶縁膜２０から成
る下地を用意する（図２（Ａ））。
板面１８ａに、熱酸化法或はＣＶＤ（Chemical Vapor D
eposition)法により、ＳｉＯ2 層間絶縁膜２０を形成
し、キャパシタ１０を形成するための下地２２として、
これらＳｉ基板１８及びＳｉＯ2 層間絶縁膜２０から成
る下地を用意する（図２（Ａ））。
【００１８】次にＳｉＯ2 層間絶縁膜２０上に、スパッ
タ法或は蒸着法により、Ｐｔ下部電極材料２４を積層す
る（図２（Ｂ））。然る後、Ｐｔ下部電極材料２４上に
レジストパターン（図示せず）を形成し、このレジスト
パターンをエッチングマスクに用いてＰｔ下部電極材料
２４を所定形状にエッチングし、Ｐｔ下部電極１４を形
成する（図２（Ｃ））。エッチングガスをＨＢｒとして
マグネトロンＲＩＥ（Reactive Ion Etcing ）装置を用
いて、Ｐｔ下部電極材料２４のエッチングを行なえば良
い。
タ法或は蒸着法により、Ｐｔ下部電極材料２４を積層す
る（図２（Ｂ））。然る後、Ｐｔ下部電極材料２４上に
レジストパターン（図示せず）を形成し、このレジスト
パターンをエッチングマスクに用いてＰｔ下部電極材料
２４を所定形状にエッチングし、Ｐｔ下部電極１４を形
成する（図２（Ｃ））。エッチングガスをＨＢｒとして
マグネトロンＲＩＥ（Reactive Ion Etcing ）装置を用
いて、Ｐｔ下部電極材料２４のエッチングを行なえば良
い。
【００１９】次にＰｔ下部電極１４上に、ＣＶＤ法或は
反応性スパッタ法により、Ｔａ2 Ｏ5 キャパシタ絶縁膜
材料２６を形成する（図３（Ａ））。ＣＶＤ法による場
合には、Ｔａ（ＯＣ2 Ｈ5 ）5 （ペントエトキシタンタ
ル）とＯ2 とを原料として基板温度４５０℃でＴａ2 Ｏ
5 キャパシタ絶縁膜材料２６を形成する。反応性スパッ
タ法による場合には、ＴａターゲットをＯ2 雰囲気中で
スパッタすることによりＴａ2 Ｏ5 キャパシタ絶縁膜材
料２６を形成する。
反応性スパッタ法により、Ｔａ2 Ｏ5 キャパシタ絶縁膜
材料２６を形成する（図３（Ａ））。ＣＶＤ法による場
合には、Ｔａ（ＯＣ2 Ｈ5 ）5 （ペントエトキシタンタ
ル）とＯ2 とを原料として基板温度４５０℃でＴａ2 Ｏ
5 キャパシタ絶縁膜材料２６を形成する。反応性スパッ
タ法による場合には、ＴａターゲットをＯ2 雰囲気中で
スパッタすることによりＴａ2 Ｏ5 キャパシタ絶縁膜材
料２６を形成する。
【００２０】次にＴａ2 Ｏ5 キャパシタ絶縁膜１２の緻
密化及び欠陥密度低減のため、Ｔａ2 Ｏ5 キャパシタ絶
縁膜材料２６の熱酸化処理を行なう。Ｔａ2 Ｏ5 キャパ
シタ絶縁膜材料２６を、酸化雰囲気中で加熱することに
より、酸化すれば良い。後述するようにＴａ2 Ｏ5 キャ
パシタ絶縁膜材料２６をエッチングしてこの材料２６の
一部によりＴａ2 Ｏ5 キャパシタ絶縁膜１２を形成する
ので、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６の熱酸化処
理を行なうことはＴａ2 Ｏ5 キャパシタ絶縁膜１２の熱
酸化処理を行なうこととなる。
密化及び欠陥密度低減のため、Ｔａ2 Ｏ5 キャパシタ絶
縁膜材料２６の熱酸化処理を行なう。Ｔａ2 Ｏ5 キャパ
シタ絶縁膜材料２６を、酸化雰囲気中で加熱することに
より、酸化すれば良い。後述するようにＴａ2 Ｏ5 キャ
パシタ絶縁膜材料２６をエッチングしてこの材料２６の
一部によりＴａ2 Ｏ5 キャパシタ絶縁膜１２を形成する
ので、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６の熱酸化処
理を行なうことはＴａ2 Ｏ5 キャパシタ絶縁膜１２の熱
酸化処理を行なうこととなる。
【００２１】この熱酸化処理としては、瞬時熱処理（Ｒ
ＴＡ：Rapid Thermal Annealing ）、ＵＶ−Ｏ3 アニー
ル或はプラズマ酸化を行なうことができる。瞬時熱処理
による熱酸化処理の場合は、瞬時熱処理（ＲＴＡ）装置
を用い、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６を、Ｏ2
ガス雰囲気中において７００℃〜８００℃で６０秒間加
熱することにより、熱酸化処理を行なえば良い。ＵＶ−
Ｏ3 アニールによる熱酸化処理の場合は、Ｈｇランプに
より、紫外線をＴａ2 Ｏ5 キャパシタ絶縁膜材料２６に
照射しながら、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６
を、Ｏ3 （９ｖｏｌ％）及びＯ2 （９１ｖｏｌ％）の混
合ガス雰囲気中において３００℃で３０分間程度加熱す
ることにより、熱酸化処理を行なえば良い。プラズマ酸
化による熱酸化処理の場合は、Ｔａ2 Ｏ5 キャパシタ絶
縁膜材料２６を、Ｏ2 プラズマ中において４００℃で１
０分間程度加熱することにより、熱酸化処理を行なえば
良い。
ＴＡ：Rapid Thermal Annealing ）、ＵＶ−Ｏ3 アニー
ル或はプラズマ酸化を行なうことができる。瞬時熱処理
による熱酸化処理の場合は、瞬時熱処理（ＲＴＡ）装置
を用い、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６を、Ｏ2
ガス雰囲気中において７００℃〜８００℃で６０秒間加
熱することにより、熱酸化処理を行なえば良い。ＵＶ−
Ｏ3 アニールによる熱酸化処理の場合は、Ｈｇランプに
より、紫外線をＴａ2 Ｏ5 キャパシタ絶縁膜材料２６に
照射しながら、Ｔａ2 Ｏ5 キャパシタ絶縁膜材料２６
を、Ｏ3 （９ｖｏｌ％）及びＯ2 （９１ｖｏｌ％）の混
合ガス雰囲気中において３００℃で３０分間程度加熱す
ることにより、熱酸化処理を行なえば良い。プラズマ酸
化による熱酸化処理の場合は、Ｔａ2 Ｏ5 キャパシタ絶
縁膜材料２６を、Ｏ2 プラズマ中において４００℃で１
０分間程度加熱することにより、熱酸化処理を行なえば
良い。
【００２２】熱酸化処理により、Ｔａ2 Ｏ5 キャパシタ
絶縁膜１２の緻密化及び欠陥密度低減を行なえ、その結
果、キャパシタ１０のリーク電流を低減すると共に、経
時的絶縁破壊の発生を遅らせキャパシタ１０の長寿命化
を図れる。
絶縁膜１２の緻密化及び欠陥密度低減を行なえ、その結
果、キャパシタ１０のリーク電流を低減すると共に、経
時的絶縁破壊の発生を遅らせキャパシタ１０の長寿命化
を図れる。
【００２３】また熱酸化処理を行なっても、Ｐｔ下部電
極１４とＴａ2 Ｏ5 キャパシタ絶縁膜材料２６との間に
は、キャパシタ容量低減の要因となる低誘電率物質は形
成されない。
極１４とＴａ2 Ｏ5 キャパシタ絶縁膜材料２６との間に
は、キャパシタ容量低減の要因となる低誘電率物質は形
成されない。
【００２４】次にＴａ2 Ｏ5 キャパシタ絶縁膜材料２６
上に、ＣＶＤ法或は反応性スパッタ法により、ＴｉＮ上
部電極材料２８を形成する（図３（Ｂ））。
上に、ＣＶＤ法或は反応性スパッタ法により、ＴｉＮ上
部電極材料２８を形成する（図３（Ｂ））。
【００２５】次にＴｉＮ上部電極材料２８上にレジスト
パターン（図示せず）を形成する。然る後、このレジス
トパターンをエッチングマスクとしてＴｉＮ上部電極材
料２８及びＴａ2 Ｏ5 キャパシタ絶縁膜材料２６をエッ
チングし、これにより上部電極１６及びキャパシタ絶縁
膜１２を形成して、キャパシタ１０を完成する（図３
（Ｃ））。
パターン（図示せず）を形成する。然る後、このレジス
トパターンをエッチングマスクとしてＴｉＮ上部電極材
料２８及びＴａ2 Ｏ5 キャパシタ絶縁膜材料２６をエッ
チングし、これにより上部電極１６及びキャパシタ絶縁
膜１２を形成して、キャパシタ１０を完成する（図３
（Ｃ））。
【００２６】この実施例によれば、キャパシタ１０の下
部電極１４をＰｔ電極としているので、Ｔａ2 Ｏ5 キャ
パシタ絶縁膜材料２６の成膜を行なう際においては、Ｐ
ｔ下部電極１４表面にキャパシタ容量減少の要因となる
低誘電率物質（例えばＳｉＯ2 やＳｉＮ）は実質的に生
成せず、さらにＴａ2 Ｏ3 キャパシタ絶縁膜材料２６の
熱酸化処理を行なう際においても、Ｐｔ下部電極１４と
Ｔａ2 Ｏ3 キャパシタ絶縁膜材料２６との間に低誘電率
物質は実質的に生成しない。従ってキャパシタ容量を従
来より大きくできる。
部電極１４をＰｔ電極としているので、Ｔａ2 Ｏ5 キャ
パシタ絶縁膜材料２６の成膜を行なう際においては、Ｐ
ｔ下部電極１４表面にキャパシタ容量減少の要因となる
低誘電率物質（例えばＳｉＯ2 やＳｉＮ）は実質的に生
成せず、さらにＴａ2 Ｏ3 キャパシタ絶縁膜材料２６の
熱酸化処理を行なう際においても、Ｐｔ下部電極１４と
Ｔａ2 Ｏ3 キャパシタ絶縁膜材料２６との間に低誘電率
物質は実質的に生成しない。従ってキャパシタ容量を従
来より大きくできる。
【００２７】従来方法で形成したキャパシタにおいて、
Ｔａ2 Ｏ5 キャパシタ絶縁膜の膜厚を８ｎｍとした場
合、Ｔａ2 Ｏ5 キャパシタ絶縁膜のＳｉＯ2 換算膜厚は
最低でも２．３ｎｍ程度である（文献：IEDM Technolpg
y Digest 1991 のp.828 左欄第１９〜２４行及びFig.３
参照）。これに対しこの実施例で形成したキャパシタ１
０においては、Ｔａ2 Ｏ5 キャパシタ絶縁膜の膜厚を８
ｎｍとした場合、Ｔａ2Ｏ5 キャパシタ絶縁膜のＳｉＯ2
換算膜厚をほぼ１．１ｎｍ程度とでき従って従来方法
の場合の１／２以下に低減できることが実験的に確認で
きた。この場合、この実施例のキャパシタの容量を従来
方法のキャパシタの容量の２倍以上とすることができ
る。尚、ＳｉＯ2 換算膜厚はキャパシタ容量の大小を比
較する目安となるものであって、ＳｉＯ2 換算膜厚の薄
い方がキャパシタ容量をより大きくできる。
Ｔａ2 Ｏ5 キャパシタ絶縁膜の膜厚を８ｎｍとした場
合、Ｔａ2 Ｏ5 キャパシタ絶縁膜のＳｉＯ2 換算膜厚は
最低でも２．３ｎｍ程度である（文献：IEDM Technolpg
y Digest 1991 のp.828 左欄第１９〜２４行及びFig.３
参照）。これに対しこの実施例で形成したキャパシタ１
０においては、Ｔａ2 Ｏ5 キャパシタ絶縁膜の膜厚を８
ｎｍとした場合、Ｔａ2Ｏ5 キャパシタ絶縁膜のＳｉＯ2
換算膜厚をほぼ１．１ｎｍ程度とでき従って従来方法
の場合の１／２以下に低減できることが実験的に確認で
きた。この場合、この実施例のキャパシタの容量を従来
方法のキャパシタの容量の２倍以上とすることができ
る。尚、ＳｉＯ2 換算膜厚はキャパシタ容量の大小を比
較する目安となるものであって、ＳｉＯ2 換算膜厚の薄
い方がキャパシタ容量をより大きくできる。
【００２８】さらにこの実施例の下部電極１４を構成す
るＰｔの仕事関数はほぼ５．３Ｖであって、従来の下部
電極を構成するｎ+ −ｐｏｌｙＳｉの仕事関数がほぼ
４．０５Ｖであるのと比較して、この実施例のＰｔ下部
電極１４の仕事関数は従来の下部電極よりも大きい。従
ってＰｔ下部電極１４からＴａ2 Ｏ5 キャパシタ絶縁膜
１４への電子注入に対する障壁が大きくなり、リーク電
流が少なくなるという効果が得られる。
るＰｔの仕事関数はほぼ５．３Ｖであって、従来の下部
電極を構成するｎ+ −ｐｏｌｙＳｉの仕事関数がほぼ
４．０５Ｖであるのと比較して、この実施例のＰｔ下部
電極１４の仕事関数は従来の下部電極よりも大きい。従
ってＰｔ下部電極１４からＴａ2 Ｏ5 キャパシタ絶縁膜
１４への電子注入に対する障壁が大きくなり、リーク電
流が少なくなるという効果が得られる。
【００２９】図４及び図５はこの実施例及び従来方法で
形成したキャパシタに関わるリーク電流特性を示す。図
４の実験に供した実施例のキャパシタにおいては、Ｔａ
2 Ｏ5 キャパシタ絶縁膜１２の膜厚を８ｎｍとしており
この場合のＴａ2 Ｏ5 キャパシタ絶縁膜１２のＳｉＯ2
換算膜厚は１．１ｎｍである。図５の実験に供した従来
方法のキャパシタにおいては、ｎ+ −ｐｏｌｙＳｉ下部
電極上にＴａ2 Ｏ5 キャパシタ絶縁膜を介しＴｉＮ上部
電極を設けた構造であり、Ｔａ2 Ｏ5 キャパシタ絶縁膜
の膜厚を１５ｎｍとしておりこの場合のＴａ2 Ｏ5 キャ
パシタ絶縁膜のＳｉＯ2 換算膜厚は３．７ｎｍである。
形成したキャパシタに関わるリーク電流特性を示す。図
４の実験に供した実施例のキャパシタにおいては、Ｔａ
2 Ｏ5 キャパシタ絶縁膜１２の膜厚を８ｎｍとしており
この場合のＴａ2 Ｏ5 キャパシタ絶縁膜１２のＳｉＯ2
換算膜厚は１．１ｎｍである。図５の実験に供した従来
方法のキャパシタにおいては、ｎ+ −ｐｏｌｙＳｉ下部
電極上にＴａ2 Ｏ5 キャパシタ絶縁膜を介しＴｉＮ上部
電極を設けた構造であり、Ｔａ2 Ｏ5 キャパシタ絶縁膜
の膜厚を１５ｎｍとしておりこの場合のＴａ2 Ｏ5 キャ
パシタ絶縁膜のＳｉＯ2 換算膜厚は３．７ｎｍである。
【００３０】図４及び図５にあっては、横軸にキャパシ
タの下部電極及び上部電極間に印加する電圧ＶG （Ｖ）
の絶対値を、また縦軸にキャパシタの下部電極及び上部
電極間に流れるリーク電流Ｊ（Ａ／ｃｍ2 ）の絶対値を
対数表示で示してある。下部電極に負の電圧及び上部電
極に正の電圧を印加したときのリーク電流特性を曲線＋
ＶG で、また下部電極に正の電圧及び上部電極に負の電
圧を印加したときのリーク電流特性を曲線−ＶG で表
す。
タの下部電極及び上部電極間に印加する電圧ＶG （Ｖ）
の絶対値を、また縦軸にキャパシタの下部電極及び上部
電極間に流れるリーク電流Ｊ（Ａ／ｃｍ2 ）の絶対値を
対数表示で示してある。下部電極に負の電圧及び上部電
極に正の電圧を印加したときのリーク電流特性を曲線＋
ＶG で、また下部電極に正の電圧及び上部電極に負の電
圧を印加したときのリーク電流特性を曲線−ＶG で表
す。
【００３１】この実施例及び従来方法のキャパシタいず
れの場合も、電圧｜ＶG ｜を１Ｖ以上とすることによ
り、リーク電流｜Ｊ｜を１μＡ／ｃｍ2 以下にすること
ができ、従ってこの実施例のキャパシタのリーク電流特
性は従来方法のキャパシタと同等である。
れの場合も、電圧｜ＶG ｜を１Ｖ以上とすることによ
り、リーク電流｜Ｊ｜を１μＡ／ｃｍ2 以下にすること
ができ、従ってこの実施例のキャパシタのリーク電流特
性は従来方法のキャパシタと同等である。
【００３２】さらに従来方法のキャパシタにおいては、
上部電極に負の電圧を印加したときのリーク電流の方
が、上部電極に正の電圧を印加したときよりも少なくな
る。これに対しこの実施例のキャパシタにおいては、上
部電極１６に正の電圧を印加したときの方が、上部電極
１６に負の電圧を印加したときよりもリーク電流を少な
くできる。このようなこの実施例のリーク電流特性は、
Ｐｔ下部電極１４の仕事関数が大きいことに起因してい
ると考えられる。
上部電極に負の電圧を印加したときのリーク電流の方
が、上部電極に正の電圧を印加したときよりも少なくな
る。これに対しこの実施例のキャパシタにおいては、上
部電極１６に正の電圧を印加したときの方が、上部電極
１６に負の電圧を印加したときよりもリーク電流を少な
くできる。このようなこの実施例のリーク電流特性は、
Ｐｔ下部電極１４の仕事関数が大きいことに起因してい
ると考えられる。
【００３３】図６は第一及び第二発明の他の実施例の説
明に供する断面図であって、キャパシタの構造を示す。
明に供する断面図であって、キャパシタの構造を示す。
【００３４】図６のキャパシタ１０の構成は、上部電極
をＴｉＮ上部電極１６に代えてＰｔ上部電極３０として
いるほかは、図１に示すキャパシタ１０の構成と同様で
ある。
をＴｉＮ上部電極１６に代えてＰｔ上部電極３０として
いるほかは、図１に示すキャパシタ１０の構成と同様で
ある。
【００３５】また図６のキャパシタ１０を製造するに当
っては、Ｔａ2 Ｏ3 キャパシタ絶縁膜１２上に、反応性
スパッタ法或は蒸着法により、Ｐｔ上部電極材料を積層
し、この上部電極材料をエッチングしてＰｔ上部電極３
０を形成する。そのほかは、図２〜図３に示す製造工程
と同様にして図６のキャパシタ１０を製造することがで
きる。
っては、Ｔａ2 Ｏ3 キャパシタ絶縁膜１２上に、反応性
スパッタ法或は蒸着法により、Ｐｔ上部電極材料を積層
し、この上部電極材料をエッチングしてＰｔ上部電極３
０を形成する。そのほかは、図２〜図３に示す製造工程
と同様にして図６のキャパシタ１０を製造することがで
きる。
【００３６】この実施例では、上部電極３０をＰｔ電極
としているので、Ｐｔ上部電極３０からＴａ2 Ｏ5 キャ
パシタ絶縁膜１２への電子注入に対する障壁を大きくす
ることができる。従ってＰｔ上部電極３０に負の電圧を
印加した場合のリーク電流をも、減少させることができ
る。すなわち下部電極１４及び上部電極３０の双方をＰ
ｔ電極としているので、上部電極３０に正の電圧を印加
した場合も負の電圧を印加した場合も、リーク電流を低
減できると考えられる。
としているので、Ｐｔ上部電極３０からＴａ2 Ｏ5 キャ
パシタ絶縁膜１２への電子注入に対する障壁を大きくす
ることができる。従ってＰｔ上部電極３０に負の電圧を
印加した場合のリーク電流をも、減少させることができ
る。すなわち下部電極１４及び上部電極３０の双方をＰ
ｔ電極としているので、上部電極３０に正の電圧を印加
した場合も負の電圧を印加した場合も、リーク電流を低
減できると考えられる。
【００３７】発明は上述した実施例にのみ限定されるも
のではなく、従って各構成成分の寸法、形状、形成材
料、形成方法及びそのほかの条件を、発明の趣旨の範囲
内で任意好適に変更できる。
のではなく、従って各構成成分の寸法、形状、形成材
料、形成方法及びそのほかの条件を、発明の趣旨の範囲
内で任意好適に変更できる。
【００３８】
【発明の効果】第一発明のキャパシタによれば、下部電
極及び又は上部電極をＰｔ電極とする。従って下部電極
をＰｔ電極とし下部電極に負電圧を印加した場合には、
Ｐｔ下部電極からＴａ2 Ｏ5 キャパシタ絶縁膜へのリー
ク電流を従来より低減できる。また上部電極をＰｔ電極
とし上部電極に負電圧を印加した場合には、Ｐｔ上部電
極からＴａ2 Ｏ5 キャパシタ絶縁膜へのリーク電流を従
来より低減できる。
極及び又は上部電極をＰｔ電極とする。従って下部電極
をＰｔ電極とし下部電極に負電圧を印加した場合には、
Ｐｔ下部電極からＴａ2 Ｏ5 キャパシタ絶縁膜へのリー
ク電流を従来より低減できる。また上部電極をＰｔ電極
とし上部電極に負電圧を印加した場合には、Ｐｔ上部電
極からＴａ2 Ｏ5 キャパシタ絶縁膜へのリーク電流を従
来より低減できる。
【００３９】また下部電極をＰｔ電極とした場合には、
Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減
のために熱酸化処理を行なっても、Ｐｔ下部電極とＴａ
2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容量
減少の要因となる低誘電率物質の発生をなくせる。或は
発生したとしても低誘電率物質の発生量を非常に少なく
することができる。これがため、キャパシタ容量が従来
より大きなキャパシタを提供できる。
Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密化及び欠陥密度低減
のために熱酸化処理を行なっても、Ｐｔ下部電極とＴａ
2 Ｏ5 キャパシタ絶縁膜との間においてキャパシタ容量
減少の要因となる低誘電率物質の発生をなくせる。或は
発生したとしても低誘電率物質の発生量を非常に少なく
することができる。これがため、キャパシタ容量が従来
より大きなキャパシタを提供できる。
【００４０】さらに第二発明のキャパシタの製造方法に
よれば、Ｐｔ下部電極上にＴａ2 Ｏ5 キャパシタ絶縁膜
を形成し、然る後、Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密
化及び欠陥密度低減のために熱酸化処理を行なうので、
この熱酸化処理を行なっても、Ｐｔ下部電極とＴａ2 Ｏ
5 キャパシタ絶縁膜との間においてキャパシタ容量減少
の要因となる低誘電率物質の発生をなくせる。或は発生
したとしても低誘電率物質の発生量を非常に少なくする
ことができる。これがため、キャパシタ容量が従来より
大きなキャパシタを製造できる。
よれば、Ｐｔ下部電極上にＴａ2 Ｏ5 キャパシタ絶縁膜
を形成し、然る後、Ｔａ2 Ｏ5 キャパシタ絶縁膜の緻密
化及び欠陥密度低減のために熱酸化処理を行なうので、
この熱酸化処理を行なっても、Ｐｔ下部電極とＴａ2 Ｏ
5 キャパシタ絶縁膜との間においてキャパシタ容量減少
の要因となる低誘電率物質の発生をなくせる。或は発生
したとしても低誘電率物質の発生量を非常に少なくする
ことができる。これがため、キャパシタ容量が従来より
大きなキャパシタを製造できる。
【図１】第一発明の実施例の構成を概略的に示す断面図
である。
である。
【図２】（Ａ）〜（Ｃ）は第二発明の実施例の説明に供
する工程図である。
する工程図である。
【図３】（Ａ）〜（Ｃ）は第二発明の実施例の説明に供
する工程図である。
する工程図である。
【図４】実施例のキャパシタのリーク電流特性を示す図
である。
である。
【図５】従来方法のキャパシタのリーク電流特性を示す
図である。
図である。
【図６】第一及び第二発明の他の実施例の説明に供する
断面図である。
断面図である。
１０：キャパシタ １２：Ｔａ2 Ｏ5 キャパシタ絶縁膜 １４：Ｐｔ下部電極 １６：ＴｉＮ上部電極 ３０：Ｐｔ上部電極
Claims (3)
- 【請求項１】 Ｔａ2 Ｏ5 キャパシタ絶縁膜を下部電極
及び上部電極の間に設けて成るキャパシタにおいて、下
部電極及び上部電極の一方又は双方をＰｔ電極としたこ
とを特徴とするキャパシタ。 - 【請求項２】 Ｔａ2 Ｏ5 キャパシタ絶縁膜を下部電極
及び上部電極の間に設けて成るキャパシタを製造するに
当り、Ｐｔ下部電極上にＴａ2 Ｏ5 キャパシタ絶縁膜を
形成し、然る後、Ｔａ2 Ｏ5 キャパシタ絶縁膜の熱酸化
処理を行なうことを特徴とするキャパシタの製造方法。 - 【請求項３】 請求項２記載のキャパシタの製造方法に
おいて、熱酸化処理を、瞬時熱処理、ＵＶ−Ｏ3 アニー
ル或はプラズマ酸化としたことを特徴とするキャパシタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193990A JPH0864763A (ja) | 1994-08-18 | 1994-08-18 | キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193990A JPH0864763A (ja) | 1994-08-18 | 1994-08-18 | キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864763A true JPH0864763A (ja) | 1996-03-08 |
Family
ID=16317140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6193990A Withdrawn JPH0864763A (ja) | 1994-08-18 | 1994-08-18 | キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864763A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224728B1 (ko) * | 1996-12-10 | 1999-10-15 | 윤종용 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| KR100304699B1 (ko) * | 1999-01-05 | 2001-09-26 | 윤종용 | 탄탈륨 산화막을 갖춘 커패시터 제조방법 |
| KR100315013B1 (ko) * | 1998-06-26 | 2002-04-24 | 박종섭 | 반도체소자의캐패시터제조방법 |
| KR100363081B1 (ko) * | 1999-09-16 | 2002-11-30 | 삼성전자 주식회사 | 박막 형성장치 |
| JP2002367994A (ja) * | 2001-06-04 | 2002-12-20 | Mitsubishi Electric Corp | 半導体装置 |
| KR100376987B1 (ko) * | 1999-12-28 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US6762090B2 (en) | 2001-09-13 | 2004-07-13 | Hynix Semiconductor Inc. | Method for fabricating a capacitor |
| US8410935B2 (en) | 2008-07-10 | 2013-04-02 | Radarfind Corporation | Rotatable tags for automated location and monitoring of moveable objects and related systems |
-
1994
- 1994-08-18 JP JP6193990A patent/JPH0864763A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224728B1 (ko) * | 1996-12-10 | 1999-10-15 | 윤종용 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| KR100315013B1 (ko) * | 1998-06-26 | 2002-04-24 | 박종섭 | 반도체소자의캐패시터제조방법 |
| KR100304699B1 (ko) * | 1999-01-05 | 2001-09-26 | 윤종용 | 탄탈륨 산화막을 갖춘 커패시터 제조방법 |
| KR100363081B1 (ko) * | 1999-09-16 | 2002-11-30 | 삼성전자 주식회사 | 박막 형성장치 |
| US6806183B2 (en) | 1999-09-16 | 2004-10-19 | Samsung Electronics Co., Ltd. | Methods for forming capacitors on semiconductor substrates |
| KR100376987B1 (ko) * | 1999-12-28 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| JP2002367994A (ja) * | 2001-06-04 | 2002-12-20 | Mitsubishi Electric Corp | 半導体装置 |
| US6762090B2 (en) | 2001-09-13 | 2004-07-13 | Hynix Semiconductor Inc. | Method for fabricating a capacitor |
| US8410935B2 (en) | 2008-07-10 | 2013-04-02 | Radarfind Corporation | Rotatable tags for automated location and monitoring of moveable objects and related systems |
| US8742897B2 (en) | 2008-07-10 | 2014-06-03 | Tele Tracking Technologies, Inc. | Rotatable tags for automated location and monitoring of moveable objects and related systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP4804603B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH11177051A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2007266616A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US5444006A (en) | Method of manufacturing a capacitor in a semiconductor memory device | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP2007059946A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| JPH0864763A (ja) | キャパシタ及びその製造方法 | |
| JPH05335483A (ja) | 半導体装置の製造方法 | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JPH0629314A (ja) | 半導体装置及びその製造方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH06163819A (ja) | 半導体装置のキャパシタ構造 | |
| JP2671312B2 (ja) | 半導体装置の製造方法 | |
| JP2845160B2 (ja) | 半導体装置 | |
| JP3242732B2 (ja) | キャパシタ | |
| JPH0232539A (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPH0456453B2 (ja) | ||
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH05326842A (ja) | 半導体装置およびその製造方法 | |
| JP2538664B2 (ja) | 半導体装置の製造方法 | |
| JP2007188935A (ja) | Ｍｉｍ容量素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |