JPH0456453B2 - - Google Patents
Info
- Publication number
- JPH0456453B2 JPH0456453B2 JP58118079A JP11807983A JPH0456453B2 JP H0456453 B2 JPH0456453 B2 JP H0456453B2 JP 58118079 A JP58118079 A JP 58118079A JP 11807983 A JP11807983 A JP 11807983A JP H0456453 B2 JPH0456453 B2 JP H0456453B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- silicon substrate
- integrated circuit
- internal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052736 halogen Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- -1 tungsten halogen Chemical class 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 72
- 239000010410 layer Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 238000010292 electrical insulation Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はスパツタリング法によつてシリコン基
板上に窒化シリコン（以下SiNと略記する）膜を
作製するための製造方法に関するもので、特に薄
膜の安定化処理に関するものである。
板上に窒化シリコン（以下SiNと略記する）膜を
作製するための製造方法に関するもので、特に薄
膜の安定化処理に関するものである。
＜従来技術＞
近年SiN膜は、集積回路素子における選択酸化
時のマスクとして、或は表面保護膜等として広く
利用されている。従来から用いられているこれ等
のSiN膜は通常各種CVD法によつて作製される
が、低温で作製された膜は膜密度が低く、また膜
作製後の熱処理で膜の内部応力が大きく変化した
り、なかには被着されるべき基板から剥離して所
期の目的を達成し得ない事態がしばしば生じてい
た。
時のマスクとして、或は表面保護膜等として広く
利用されている。従来から用いられているこれ等
のSiN膜は通常各種CVD法によつて作製される
が、低温で作製された膜は膜密度が低く、また膜
作製後の熱処理で膜の内部応力が大きく変化した
り、なかには被着されるべき基板から剥離して所
期の目的を達成し得ない事態がしばしば生じてい
た。
SiN膜を上述のように選択酸化時のマスクや、
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作製した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子デバイス間に介挿する絶縁層として
は、上記従来方法によつて作製したSiN膜では問
題がある。
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作製した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子デバイス間に介挿する絶縁層として
は、上記従来方法によつて作製したSiN膜では問
題がある。
即ち第１図は従来から提案されている積層高密
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２を
作製し、適宜配線１３によつて電気的接続を施こ
した第１層目のデバイス１０上に、第２層目デバ
イス２０を積層するが、両デバイス１０，２０間
にはデバイス間の電気的絶縁を図るために絶縁膜
３０を介挿する。回路を作製した第１層目デバイ
ス１０上に絶縁膜３０を被着した後、第２層目デ
バイス２０のためのポリシリコン膜２１を形成
し、該ポリシリコン膜２１内の一部の領域にレー
ザー光を照射してレーザーアニールによつてポリ
シリコンを単結晶化する。単結晶化した領域にＰ
或いはＮ型の不純物を導入して回路素子２２を作
製し、第２層目デバイス２０を作製する。同様に
第２層目デバイス２０上にも絶縁膜を介して順次
集積回路デバイスを積層し、少なくとも５層以上
にデバイスを積層して非常に集積度の高い三次元
回路素子とする。
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２を
作製し、適宜配線１３によつて電気的接続を施こ
した第１層目のデバイス１０上に、第２層目デバ
イス２０を積層するが、両デバイス１０，２０間
にはデバイス間の電気的絶縁を図るために絶縁膜
３０を介挿する。回路を作製した第１層目デバイ
ス１０上に絶縁膜３０を被着した後、第２層目デ
バイス２０のためのポリシリコン膜２１を形成
し、該ポリシリコン膜２１内の一部の領域にレー
ザー光を照射してレーザーアニールによつてポリ
シリコンを単結晶化する。単結晶化した領域にＰ
或いはＮ型の不純物を導入して回路素子２２を作
製し、第２層目デバイス２０を作製する。同様に
第２層目デバイス２０上にも絶縁膜を介して順次
集積回路デバイスを積層し、少なくとも５層以上
にデバイスを積層して非常に集積度の高い三次元
回路素子とする。
上記積層高密度集積回路素子において、デバイ
ス間に介挿する絶縁膜３０はSiN膜や酸化シリコ
ン膜が用いられるが、デバイス間の電気的絶縁を
確実に行うものでなければならず、また順次デバ
イスを積層してゆく過程で熱処理やその他の作業
環境に晒しても変形したりデバイス表面から剥離
してはならない。しかし上述のような従来方法に
よつて作製したSiN膜は膜密度が低く、そのため
に電気的絶縁性が充分ではなく、また薄膜中の内
部応力が熱処理中に変化してそのためにシリコン
基板が変形する等の不都合があつた。
ス間に介挿する絶縁膜３０はSiN膜や酸化シリコ
ン膜が用いられるが、デバイス間の電気的絶縁を
確実に行うものでなければならず、また順次デバ
イスを積層してゆく過程で熱処理やその他の作業
環境に晒しても変形したりデバイス表面から剥離
してはならない。しかし上述のような従来方法に
よつて作製したSiN膜は膜密度が低く、そのため
に電気的絶縁性が充分ではなく、また薄膜中の内
部応力が熱処理中に変化してそのためにシリコン
基板が変形する等の不都合があつた。
このような窒化シリコン膜の膜密度の低さや電
気的絶縁性の不十分さといつた問題を解消する方
法として、特公昭47−8808号公報には600℃から
1000℃という温度で30分という長時間熱処理する
方法が記載されている。しかしながら、この方法
では処理時間が長いためにシリコン基板に欠陥が
発生するという問題があつた。
気的絶縁性の不十分さといつた問題を解消する方
法として、特公昭47−8808号公報には600℃から
1000℃という温度で30分という長時間熱処理する
方法が記載されている。しかしながら、この方法
では処理時間が長いためにシリコン基板に欠陥が
発生するという問題があつた。
＜発明の目的＞
本発明は上記従来の製造方法によつて作製した
SiN膜の問題点に鑑みてなされたもので、たとえ
熱処理を施こしたとしても内部応力がほとんど変
化しない熱的に安定なSiN膜を得ることができる
とともに、シリコン基板への欠陥の発生を抑える
ことのできるSiN膜の製造方法を提供するもの
で、スパツタ成膜に引き続き加熱処理することよ
り膜の安定化を図る。
SiN膜の問題点に鑑みてなされたもので、たとえ
熱処理を施こしたとしても内部応力がほとんど変
化しない熱的に安定なSiN膜を得ることができる
とともに、シリコン基板への欠陥の発生を抑える
ことのできるSiN膜の製造方法を提供するもの
で、スパツタ成膜に引き続き加熱処理することよ
り膜の安定化を図る。
＜実施例＞
マグネトロンスパツタリング装置の反応槽に設
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極にSiN膜を堆積すべき集
積回路デバイス基板をセツトする。各電極に夫々
の部材をセツトした後反応槽内に所定の不活性ガ
スを導入し、電極間に電圧を供給する。スパツタ
リング装置の稼働によつて高周波電圧が電極間に
印加され、被スパツタ材料から飛び出したSiN膜
作製のための分子或いは原子が基板表面に堆積
し、SiN薄膜を生成する。
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極にSiN膜を堆積すべき集
積回路デバイス基板をセツトする。各電極に夫々
の部材をセツトした後反応槽内に所定の不活性ガ
スを導入し、電極間に電圧を供給する。スパツタ
リング装置の稼働によつて高周波電圧が電極間に
印加され、被スパツタ材料から飛び出したSiN膜
作製のための分子或いは原子が基板表面に堆積
し、SiN薄膜を生成する。
尚本実施例におけるSiN膜の成膜条件は、次に
施こす安定化熱処理の効果を確認し易くするた
め、比較的低い膜密度のSiN膜にならざるを得な
い条件、即ち、基板温度を室温に保持し、スパツ
タ時のパワー密度を3.5W／cm2以下に設定して成
膜させる。このような成膜条件では膜密度が低く
なるが、基板温度を室温以上に高めることによ
り、またパワー密度を3.5W／cm2以上に選んで成
膜することにより膜密度は高くなる。後者の成膜
条件によつて生成したより膜密度の高いSiN膜に
おいては、前者の条件によつて生成したSiN膜に
比べて緻密度が増すため、次に述べる安定化の熱
処理は前者の膜密度の低いSiN膜で確認できるな
らば、後者の条件で成膜したSiN膜でも安定化の
効果は得ることができる。
施こす安定化熱処理の効果を確認し易くするた
め、比較的低い膜密度のSiN膜にならざるを得な
い条件、即ち、基板温度を室温に保持し、スパツ
タ時のパワー密度を3.5W／cm2以下に設定して成
膜させる。このような成膜条件では膜密度が低く
なるが、基板温度を室温以上に高めることによ
り、またパワー密度を3.5W／cm2以上に選んで成
膜することにより膜密度は高くなる。後者の成膜
条件によつて生成したより膜密度の高いSiN膜に
おいては、前者の条件によつて生成したSiN膜に
比べて緻密度が増すため、次に述べる安定化の熱
処理は前者の膜密度の低いSiN膜で確認できるな
らば、後者の条件で成膜したSiN膜でも安定化の
効果は得ることができる。
前述のように基板を室温に保持し、3.5W／cm2
以下のパワー密度でスパツタリングにより作製し
たSiN膜について、次に緻密化と内部応力安定化
のためにタングステンハロゲンランプ光照射を試
料両面から行うことにより熱処理を行つた。第２
図は上記熱処理に用いたタングステンハロゲンラ
ンプ光照射装置で、上述のようにスパツタリング
によつて成膜されたSiN膜を有する集積回路基板
４４が保持器具４３に支持されて透光性のケース
４２内に納められ、基板４４の両面に配置された
タングステンハロゲンランプ４０の光が照射され
る。４１はランプ光の効率化を図るための反射板
である。
以下のパワー密度でスパツタリングにより作製し
たSiN膜について、次に緻密化と内部応力安定化
のためにタングステンハロゲンランプ光照射を試
料両面から行うことにより熱処理を行つた。第２
図は上記熱処理に用いたタングステンハロゲンラ
ンプ光照射装置で、上述のようにスパツタリング
によつて成膜されたSiN膜を有する集積回路基板
４４が保持器具４３に支持されて透光性のケース
４２内に納められ、基板４４の両面に配置された
タングステンハロゲンランプ４０の光が照射され
る。４１はランプ光の効率化を図るための反射板
である。
第３図はスパツタ成膜した厚さ約2400ÅのSiN
膜に、試料温度が600℃になるようなパワでタン
グステンハロゲンランプ光を照射する処理を施こ
した時の、照射時間（秒）とSiN膜のエツチング
速度（Å／分）との関係を示す実験結果である。
エツチング液としては49％フツ酸を用い、液温30
℃でエツチングを行つた。第３図より５秒間の照
射でエツチング速度は急激に減少し、それ以上照
射時間を長くしてもエツチング速度の減少は見ら
れないことがわかる。これは５秒間の照射でSiN
膜の緻密化が完了していることを示している。
膜に、試料温度が600℃になるようなパワでタン
グステンハロゲンランプ光を照射する処理を施こ
した時の、照射時間（秒）とSiN膜のエツチング
速度（Å／分）との関係を示す実験結果である。
エツチング液としては49％フツ酸を用い、液温30
℃でエツチングを行つた。第３図より５秒間の照
射でエツチング速度は急激に減少し、それ以上照
射時間を長くしてもエツチング速度の減少は見ら
れないことがわかる。これは５秒間の照射でSiN
膜の緻密化が完了していることを示している。
第４図はスパツタ成膜した厚さ約2400ÅのSiN
膜にタングステンハロゲンランプ光照射した時
の、照射時間（秒）とSiN膜の内部応力との関係
を示す実験結果である。第４図において実線Ａは
スパツタリング後のSiN膜に試料温度が600℃に
なるようなパワーでタングステンハロゲンランプ
光照射した場合の照射時間（秒）とSiN膜の内部
応力（×109dyn／cm2）との関係を示し、照射開
始の初期５秒間で内部応力は大きく変化し、20秒
照射後はほぼ一定値を示して変化がなく、内部応
力が安定化したことを示す。第４図の破線Ｂは同
SiN膜を800℃になるようなパワーでタングステ
ンハロゲンランプ光照射した場合で、10秒照射で
内部応力の安定化が達成されるただし15秒以上照
射を続けると基板シリコンに欠陥が発生し、見か
け上SiN膜の内部応力が減少する。第４図の一点
鎖線Ｃは同SiN膜を1000℃になるようなパワーで
タングステンハロゲンランプ光照射した場合で、
内部応力の安定化が達成される前に基板シリコン
に欠陥が発生し始めることがわかる。以上の結果
から600℃では20秒以上、800℃では10〜15秒タン
グステンハロゲンランプ光照射を行えば緻密で内
部応力の安定化したスパツタSiN膜が得られるこ
とがわかる。この膜を800℃以下の温度で通常の
電気炉等で再度熱処理しても膜の内部応力はほと
んど変化が見られなかつた。
膜にタングステンハロゲンランプ光照射した時
の、照射時間（秒）とSiN膜の内部応力との関係
を示す実験結果である。第４図において実線Ａは
スパツタリング後のSiN膜に試料温度が600℃に
なるようなパワーでタングステンハロゲンランプ
光照射した場合の照射時間（秒）とSiN膜の内部
応力（×109dyn／cm2）との関係を示し、照射開
始の初期５秒間で内部応力は大きく変化し、20秒
照射後はほぼ一定値を示して変化がなく、内部応
力が安定化したことを示す。第４図の破線Ｂは同
SiN膜を800℃になるようなパワーでタングステ
ンハロゲンランプ光照射した場合で、10秒照射で
内部応力の安定化が達成されるただし15秒以上照
射を続けると基板シリコンに欠陥が発生し、見か
け上SiN膜の内部応力が減少する。第４図の一点
鎖線Ｃは同SiN膜を1000℃になるようなパワーで
タングステンハロゲンランプ光照射した場合で、
内部応力の安定化が達成される前に基板シリコン
に欠陥が発生し始めることがわかる。以上の結果
から600℃では20秒以上、800℃では10〜15秒タン
グステンハロゲンランプ光照射を行えば緻密で内
部応力の安定化したスパツタSiN膜が得られるこ
とがわかる。この膜を800℃以下の温度で通常の
電気炉等で再度熱処理しても膜の内部応力はほと
んど変化が見られなかつた。
上記SiN膜を積層高密度集積素子のデバイス間
絶縁膜とすることにより、電気的絶縁性にすぐ
れ、しかも製造工程中に割れたり変形することの
ない絶縁膜を得ることができ、多数のデバイスを
積層してより高密度な装置を得ることができる。
絶縁膜とすることにより、電気的絶縁性にすぐ
れ、しかも製造工程中に割れたり変形することの
ない絶縁膜を得ることができ、多数のデバイスを
積層してより高密度な装置を得ることができる。
上記実施例はマグネトロンスパツタリング法を
利用した場合を挙げたが、通常のRFスパツタリ
ング法を利用する場合でも本発明を適用すること
ができる。
利用した場合を挙げたが、通常のRFスパツタリ
ング法を利用する場合でも本発明を適用すること
ができる。
＜効果＞
以上本発明によれば、スパツタリング法によつ
てSiN膜を作製した後、600〜800℃になるような
パワーでタングステンハロゲンランプ光照射を、
基板シリコンに欠陥が発生しない時間内で行うこ
とにより、緻密で熱的に内部応力の安定したSiN
膜を得ることができる。
てSiN膜を作製した後、600〜800℃になるような
パワーでタングステンハロゲンランプ光照射を、
基板シリコンに欠陥が発生しない時間内で行うこ
とにより、緻密で熱的に内部応力の安定したSiN
膜を得ることができる。
従つて、積層される集積回路素子のデバイス間
の層間絶縁膜として、後工程の加熱によつて歪む
ことのない膜を供給することが可能となつて、層
間絶縁膜下の素子に悪影響を及ぼすことがなくな
り、信頼性の高い積層高密度集積回路素子を提供
することが可能になる。
の層間絶縁膜として、後工程の加熱によつて歪む
ことのない膜を供給することが可能となつて、層
間絶縁膜下の素子に悪影響を及ぼすことがなくな
り、信頼性の高い積層高密度集積回路素子を提供
することが可能になる。
第１図は積層高密度集積素子の概略断面図、第
２図は本発明における熱処理に用いたタングステ
ンハロゲンランプ光照射装置の模式図、第３図は
本発明によるスパツタSiN膜の特性を説明するた
めのタングステンハロゲンランプ光照射時間とス
パツタSiN膜のエツチング速度の関係を示す図、
第４図は本発明によるスパツタSiN膜のタングス
テンハロゲンランプ光照射時間と膜の内部応力の
関係を示す図である。 １０：第１層目デバイス、２０：第２層目デバ
イス、３０：絶縁層。
２図は本発明における熱処理に用いたタングステ
ンハロゲンランプ光照射装置の模式図、第３図は
本発明によるスパツタSiN膜の特性を説明するた
めのタングステンハロゲンランプ光照射時間とス
パツタSiN膜のエツチング速度の関係を示す図、
第４図は本発明によるスパツタSiN膜のタングス
テンハロゲンランプ光照射時間と膜の内部応力の
関係を示す図である。 １０：第１層目デバイス、２０：第２層目デバ
イス、３０：絶縁層。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に集積回路素子を形成する工
程と、 前記集積回路素子を形成したシリコン基板上に
窒化シリコン膜を堆積する工程と、 前記窒化シリコン膜を形成したシリコン基板を
600〜800℃の温度で15秒程度の前記シリコン基板
に欠陥をほぼ生じさせない時間だけタングステン
ハロゲンランプ光照射処理することによつて前記
窒化シリコン膜の内部応力をほぼ安定化させる工
程と、 前記ランプ光照射処理を施したシリコン基板上
に他の集積回路素子を形成する工程と、 からなることを特徴とする窒化シリコン膜の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118079A JPS6012737A (ja) | 1983-07-01 | 1983-07-01 | 窒化シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118079A JPS6012737A (ja) | 1983-07-01 | 1983-07-01 | 窒化シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012737A JPS6012737A (ja) | 1985-01-23 |
| JPH0456453B2 true JPH0456453B2 (ja) | 1992-09-08 |
Family
ID=14727472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58118079A Granted JPS6012737A (ja) | 1983-07-01 | 1983-07-01 | 窒化シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012737A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770535B2 (ja) * | 1986-06-25 | 1995-07-31 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH01176067A (ja) * | 1987-12-29 | 1989-07-12 | Hoya Corp | 窒化シリコン膜の成膜方法 |
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
| JP2778414B2 (ja) * | 1993-05-19 | 1998-07-23 | 株式会社デンソー | 装置保護膜の製造方法 |
| JP4441109B2 (ja) * | 2000-12-08 | 2010-03-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830789A (ja) * | 1971-08-23 | 1973-04-23 |
-
1983
- 1983-07-01 JP JP58118079A patent/JPS6012737A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830789A (ja) * | 1971-08-23 | 1973-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6012737A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH0563205A (ja) | 半導体装置 | |
| JPS59169121A (ja) | 半導体デバイスの製造方法 | |
| JPS59214240A (ja) | 半導体装置の製造方法 | |
| JPH0456453B2 (ja) | ||
| JPH029450B2 (ja) | ||
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH0864763A (ja) | キャパシタ及びその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPH0223030B2 (ja) | ||
| JPS6367334B2 (ja) | ||
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JPH029449B2 (ja) | ||
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH0336312B2 (ja) | ||
| JPH02109337A (ja) | 半導体装置の製造方法 | |
| JPH0644573B2 (ja) | 珪素半導体装置作製方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH01202817A (ja) | 半導体装置の製造方法 |