JPH01140632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01140632A JPH01140632A JP29745387A JP29745387A JPH01140632A JP H01140632 A JPH01140632 A JP H01140632A JP 29745387 A JP29745387 A JP 29745387A JP 29745387 A JP29745387 A JP 29745387A JP H01140632 A JPH01140632 A JP H01140632A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- cvd thin
- cvd
- microwave
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
本発明は緻密な組成を持ったＣＶＤ薄膜を形成する半導
体装置の製造方法に関し、 化学気相成長法により形成するＣＶＤ薄膜の組成を半導
体装置の他の部分への熱的影響が少い方法によって緻密
化し、ＣＶＤ薄膜の加工性や絶縁耐圧性を向上させる方
法を提供することを目的とし、 半導体基板上に形成したＣＶＤ薄膜および／またはこれ
と隣接する層がマイクロ波を吸収する性質を持つ物質で
形成され、上記ＣＶＤ薄膜にマイクロ波を全面照射する
ことを特徴とする半導体装置の製造方法を含み構成する
。
体装置の製造方法に関し、 化学気相成長法により形成するＣＶＤ薄膜の組成を半導
体装置の他の部分への熱的影響が少い方法によって緻密
化し、ＣＶＤ薄膜の加工性や絶縁耐圧性を向上させる方
法を提供することを目的とし、 半導体基板上に形成したＣＶＤ薄膜および／またはこれ
と隣接する層がマイクロ波を吸収する性質を持つ物質で
形成され、上記ＣＶＤ薄膜にマイクロ波を全面照射する
ことを特徴とする半導体装置の製造方法を含み構成する
。
本発明は緻密な組成を持ったＣＶＤ薄膜を形成する半導
体装置の製造方法に関する。
体装置の製造方法に関する。
（従来の技術）
第２図（ａ）（ｂ）（Ｃ）（ｄ）は従来の半導体装置の
製造工程を示す断面図、第３図は従来の問題点を示す断
面図で、図中、２１は半導体基板、２２はＣＶＤ絶縁膜
、２３はレジストパターン、２４は第１メタル電極、２
５第２メタル電極である。
製造工程を示す断面図、第３図は従来の問題点を示す断
面図で、図中、２１は半導体基板、２２はＣＶＤ絶縁膜
、２３はレジストパターン、２４は第１メタル電極、２
５第２メタル電極である。
従来の半導体装置の製造方法は、例えば第２図（ａ）（
ｂ）に示す如く、半導体基板２１上に化学気相成長（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法によってＣＶＤ絶縁膜（ここではＳｉＯ□膜）２２を
堆積し、同図（Ｃ）の如くレジストパターン２３を形成
後、溶液エンチングなどで同図（ｄ）の如きＣＶＤ絶縁
膜２２を得ていた。
ｂ）に示す如く、半導体基板２１上に化学気相成長（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法によってＣＶＤ絶縁膜（ここではＳｉＯ□膜）２２を
堆積し、同図（Ｃ）の如くレジストパターン２３を形成
後、溶液エンチングなどで同図（ｄ）の如きＣＶＤ絶縁
膜２２を得ていた。
このＣＶＤ絶縁膜２２は、所望の下地表面に膜厚の制御
をしながら比較的低温（約４００°Ｃ）で堆積できるこ
とから、半導体装置の表面保護や層間絶縁膜として広く
使われているが、その性質として微細加工性、絶縁耐圧
性、下地との密着性、欠陥（ピンホール、クラック等）
などについて厳しい要求がなされている。
をしながら比較的低温（約４００°Ｃ）で堆積できるこ
とから、半導体装置の表面保護や層間絶縁膜として広く
使われているが、その性質として微細加工性、絶縁耐圧
性、下地との密着性、欠陥（ピンホール、クラック等）
などについて厳しい要求がなされている。
［発明が解決しようとする問題点］
このように従来の半導体装置の製造方法は、化学気相成
長法によるＣＶＤ絶縁膜２２をそのまま半導体装置に用
いるため、例えばＣＶ ＤＳｉＯ□膜はシリコンを熱酸
化して形成したＳｉＯ□膜と比べると膜の組成が粗であ
った。このＣＶＤによる組成が粗の膜は、エツチング速
度が速いため制御が難しく、エツチングが十分に行われ
なかったり、第２図（ｄ）の矢印Ａで示す如きオーバー
エツチングがなされ、所望の形状のパターン（破線で示
す部分）が得られないという加工性の点に問題があった
。
長法によるＣＶＤ絶縁膜２２をそのまま半導体装置に用
いるため、例えばＣＶ ＤＳｉＯ□膜はシリコンを熱酸
化して形成したＳｉＯ□膜と比べると膜の組成が粗であ
った。このＣＶＤによる組成が粗の膜は、エツチング速
度が速いため制御が難しく、エツチングが十分に行われ
なかったり、第２図（ｄ）の矢印Ａで示す如きオーバー
エツチングがなされ、所望の形状のパターン（破線で示
す部分）が得られないという加工性の点に問題があった
。
また絶縁膜の組成が粗であると絶縁耐圧性が悪く、メタ
ライズ（Ｍｅ ｔａ ｌ ｌ ｉ ｚｅ）されたような
性質を示す。このため、例えば第３図の矢印Ｂで示す絶
縁不良部分で第２メタル電極２５から第１メタル電極２
４へ短絡が起こり、半導体装置の信頼性を劣化させる原
因となっていた。
ライズ（Ｍｅ ｔａ ｌ ｌ ｉ ｚｅ）されたような
性質を示す。このため、例えば第３図の矢印Ｂで示す絶
縁不良部分で第２メタル電極２５から第１メタル電極２
４へ短絡が起こり、半導体装置の信頼性を劣化させる原
因となっていた。
このため従来はＣＶＤ膜の組成を緻密化させるべく、Ｃ
ＶＤ膜の堆積後、約９００°Ｃ程度の温度で熱処理（ア
ニール）を施すことが行われている。
ＶＤ膜の堆積後、約９００°Ｃ程度の温度で熱処理（ア
ニール）を施すことが行われている。
しかしこの方法は、イオン注入等によって既に拡散層が
形成されている素子構造の場合、前記熱処理が既成の拡
散層の拡大、すなわち再拡散を引き起こし、微細化への
弊害や素子特性が変動するなどの問題を引き起こす。
形成されている素子構造の場合、前記熱処理が既成の拡
散層の拡大、すなわち再拡散を引き起こし、微細化への
弊害や素子特性が変動するなどの問題を引き起こす。
そこで本発明は、化学気相成長法により形成するｒ：’
ｖｏ３膜の組成を半導体装置の他の部分への熱的影響が
少い方法によって緻密化し、ＣＶＤ薄膜の加工性や絶縁
耐圧性を向上させる方法を提供することを目的とする。
ｖｏ３膜の組成を半導体装置の他の部分への熱的影響が
少い方法によって緻密化し、ＣＶＤ薄膜の加工性や絶縁
耐圧性を向上させる方法を提供することを目的とする。
上記問題点は、半導体基板上に形成したＣＶＤ薄膜およ
び／またはこれと隣接する層がマイクロ波を吸収する性
質を持つ物質で形成され、上記ＣＶＤ膜膜にマイクロ波
を全面照射することを特徴とする半導体装置の製造方法
によって解決される。
び／またはこれと隣接する層がマイクロ波を吸収する性
質を持つ物質で形成され、上記ＣＶＤ膜膜にマイクロ波
を全面照射することを特徴とする半導体装置の製造方法
によって解決される。
〔作用］
上記方法では、半導体基板上に形成したＣＶＤ薄膜にマ
イクロ波を全面照射し、マイクロ波をＣＶＤ膜膜および
／またはこれと隣接する層で吸収させることにより、マ
イクロ波の特性、すなわちマイクロ波を吸収することに
よって発熱する性質を利用し、熱をＣＶＤ膜膜やこれと
隣接する層内部で発生させ、この熱でＣＶＤ薄膜を熱処
理して機密化を行うことが可能になった。
イクロ波を全面照射し、マイクロ波をＣＶＤ膜膜および
／またはこれと隣接する層で吸収させることにより、マ
イクロ波の特性、すなわちマイクロ波を吸収することに
よって発熱する性質を利用し、熱をＣＶＤ膜膜やこれと
隣接する層内部で発生させ、この熱でＣＶＤ薄膜を熱処
理して機密化を行うことが可能になった。
このように加熱が局所的に行われるため、半導体装置の
他の部分への熱的影響はほとんどなく、ＣＶＤ膜膜の加
工性や絶縁耐圧性を向上させることができる。
他の部分への熱的影響はほとんどなく、ＣＶＤ膜膜の加
工性や絶縁耐圧性を向上させることができる。
〔実施例］
以下、本発明を図示の実施例により具体的に説明する。
第１図各図は本発明の詳細な説明する一実施例の断面図
である。図中、１１は半導体基板、１２はＣＶＤ薄膜、
１３は隣接する層、１４はマイクロ波、１５はマイクロ
波吸収部分である。
である。図中、１１は半導体基板、１２はＣＶＤ薄膜、
１３は隣接する層、１４はマイクロ波、１５はマイクロ
波吸収部分である。
本実施例では、先ず第１図（ａ）のシリコンからなる半
導体基板（以下シリコン基板ともいう）１１上に第１図
（ｂ）に示す如く、化学気相成長法を使って５ｉＯｚを
堆積させてＣＶＤ薄膜１２を形成する。
導体基板（以下シリコン基板ともいう）１１上に第１図
（ｂ）に示す如く、化学気相成長法を使って５ｉＯｚを
堆積させてＣＶＤ薄膜１２を形成する。
ＣＶＤ薄膜１２に隣接する層１３は、ＣＶＤ薄膜１２の
上面または下面で接する層をいう。本実施例では半導体
基板ｌｌの直上にＣＶＤ薄膜１２を形成したため、半導
体基板１１がこの隣接する層１３に該たる（第１図（ｂ
）参照）が、本実施例以外に半導体基板１１上に複数の
層を順次形成後、その上にＣＶＤ薄膜１２を形成する場
合には直下の層が隣接する層１３となる。
上面または下面で接する層をいう。本実施例では半導体
基板ｌｌの直上にＣＶＤ薄膜１２を形成したため、半導
体基板１１がこの隣接する層１３に該たる（第１図（ｂ
）参照）が、本実施例以外に半導体基板１１上に複数の
層を順次形成後、その上にＣＶＤ薄膜１２を形成する場
合には直下の層が隣接する層１３となる。
ＣＶＤ薄膜１２のＣＶＤ５ｉＯ□膜は、マイクロ波１４
を透過させるが、隣接する層１３のシリコン基板１１は
マイクロ波１４を吸収する性質を持っている。
を透過させるが、隣接する層１３のシリコン基板１１は
マイクロ波１４を吸収する性質を持っている。
そこで第１図（Ｃ）に示す如く、ＣＶＤ薄膜１２に２．
４５ＧＨｚのマイクロ波１４を全面照射する。照射され
たマイクロ波１４は、ＣＶ Ｄ 薄膜１２を透過してシ
リコン基板１１に達した後、図中の斜線で示したマイク
ロ波吸収部分１５で吸収される。マイクロ波１４はシリ
コン基板１１に吸収されることによって熱１６に変換さ
れるため、シリコン基板１１表面が熱源となって上層の
ＣＶＤ薄膜１２を局所的にアニールし、組成を緻密化す
ることができる。
４５ＧＨｚのマイクロ波１４を全面照射する。照射され
たマイクロ波１４は、ＣＶ Ｄ 薄膜１２を透過してシ
リコン基板１１に達した後、図中の斜線で示したマイク
ロ波吸収部分１５で吸収される。マイクロ波１４はシリ
コン基板１１に吸収されることによって熱１６に変換さ
れるため、シリコン基板１１表面が熱源となって上層の
ＣＶＤ薄膜１２を局所的にアニールし、組成を緻密化す
ることができる。
前記のようにマイクロ波は吸収されてエネルギーを損失
し、このエネルギー損失分が熱に変換されて発熱を起こ
す。マイクロ波のエネルギー損失は次式で与えられる。
し、このエネルギー損失分が熱に変換されて発熱を起こ
す。マイクロ波のエネルギー損失は次式で与えられる。
Ｐ ＝ ０．５５６・ｆ Ｅ２・ｔｒ −ｔａｎδ
−１０−１２以上述べたように、本実施例ではマイクロ
波の吸収による発熱作用を利用してＣＶＤ薄膜をアニー
ルし、これによって膜の組成を緻密化して加工性や絶縁
耐圧性を高めることが可能となった。また、本実施例の
マイクロ波によるアニールは、主にＣＶＤ薄膜だけを集
中的にアニールするため、半導体装置の他の領域へ熱的
影響が及ぶことを少なくできた。これは従来の電気炉な
どを用いた試料表面からのアニール法と比べて、既成さ
れた拡散層などの再拡散も非常に小さく抑えることがで
き、素子の微細化と共に素子特性の変動の防止を可能に
した。
−１０−１２以上述べたように、本実施例ではマイクロ
波の吸収による発熱作用を利用してＣＶＤ薄膜をアニー
ルし、これによって膜の組成を緻密化して加工性や絶縁
耐圧性を高めることが可能となった。また、本実施例の
マイクロ波によるアニールは、主にＣＶＤ薄膜だけを集
中的にアニールするため、半導体装置の他の領域へ熱的
影響が及ぶことを少なくできた。これは従来の電気炉な
どを用いた試料表面からのアニール法と比べて、既成さ
れた拡散層などの再拡散も非常に小さく抑えることがで
き、素子の微細化と共に素子特性の変動の防止を可能に
した。
本実施例ではシリコン基板１１と５ｉＯｚのＣＶＤ薄膜
１２との層構造について説明したが、本発明はこれにの
み限定されるものではない。例えばＣＶＤ薄ｖ！、１２
にはマイクロ波を透過させるＰＳＧ （リン・ケイ酸ガ
ラス） 、５ｉ３Ｎ４（シリコン窒化膜）等の物質ある
いはマイクロ波を吸収して発熱する多結晶シリコン等の
物質を用いることができる。なおＣＶＤ薄膜１２に上記
マイクロ波を透過する物質を用いる場合には、少なくと
も隣接する層１３がマイクロ波を吸収するものであるこ
とを要する。
１２との層構造について説明したが、本発明はこれにの
み限定されるものではない。例えばＣＶＤ薄ｖ！、１２
にはマイクロ波を透過させるＰＳＧ （リン・ケイ酸ガ
ラス） 、５ｉ３Ｎ４（シリコン窒化膜）等の物質ある
いはマイクロ波を吸収して発熱する多結晶シリコン等の
物質を用いることができる。なおＣＶＤ薄膜１２に上記
マイクロ波を透過する物質を用いる場合には、少なくと
も隣接する層１３がマイクロ波を吸収するものであるこ
とを要する。
以上のように本発明によれば、化学気相成長法で形成し
たＣＶＤ薄膜をマイクロ波によって熱処理を行い、組成
を緻密化してＣＶＤ薄膜の加工性や絶縁耐圧性を向上さ
せると共に、熱の発生を局所的に抑えることにより半導
体装置の他の部分への悪影響がほとんどなくなった。
たＣＶＤ薄膜をマイクロ波によって熱処理を行い、組成
を緻密化してＣＶＤ薄膜の加工性や絶縁耐圧性を向上さ
せると共に、熱の発生を局所的に抑えることにより半導
体装置の他の部分への悪影響がほとんどなくなった。
第１図（ａ）（ｂ）（Ｃ）は本発明の詳細な説明する一
実施例の断面図、 第２図（ａ） （ｂ） （Ｃ）（ｄ）は従来の半導体装
置の製造工程を示す断面図、 第３図は従来の問題点を示す断面図である。 第１図において、 １１は半導体基板、 １２はＣＶＤ薄膜、 １３は隣接する層、 １４はマイクロ波、 １５はマイクロ波吸収部分、 １６は熱である。
実施例の断面図、 第２図（ａ） （ｂ） （Ｃ）（ｄ）は従来の半導体装
置の製造工程を示す断面図、 第３図は従来の問題点を示す断面図である。 第１図において、 １１は半導体基板、 １２はＣＶＤ薄膜、 １３は隣接する層、 １４はマイクロ波、 １５はマイクロ波吸収部分、 １６は熱である。
Claims (1)
- 半導体基板（１１）上に形成したＣＶＤ薄膜（１２）
および／またはこれと隣接する層（１３）がマイクロ波
（１４）を吸収する性質を持つ物質で形成され、上記Ｃ
ＶＤ薄膜（１２）にマイクロ波（１４）を全面照射する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29745387A JPH01140632A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29745387A JPH01140632A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140632A true JPH01140632A (ja) | 1989-06-01 |
Family
ID=17846705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29745387A Pending JPH01140632A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082526A1 (fr) * | 2001-04-03 | 2002-10-17 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
| JP2013070008A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1987
- 1987-11-27 JP JP29745387A patent/JPH01140632A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082526A1 (fr) * | 2001-04-03 | 2002-10-17 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
| US6872989B2 (en) | 2001-04-03 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7022530B2 (en) | 2001-04-03 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7170110B2 (en) | 2001-04-03 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2013070008A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09307074A (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JP3070450B2 (ja) | 多層配線形成法 | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US4406053A (en) | Process for manufacturing a semiconductor device having a non-porous passivation layer | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH01140632A (ja) | 半導体装置の製造方法 | |
| KR100361536B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPH0456453B2 (ja) | ||
| KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| JPH0528501B2 (ja) | ||
| KR100332122B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPS58197827A (ja) | 半導体装置の製造方法 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100315010B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR19990005142A (ko) | 이온주입을 이용한 반도체장치의 소자분리막의 응력 감소방법 및 반도체기판의 휨 감소방법 | |
| JPS646543B2 (ja) | ||
| JPS6339105B2 (ja) | ||
| KR20020076475A (ko) | 금속 패턴과 층간 절연막 사이에 형성된 확산 방지막을포함하는 반도체 소자 및 그의 제조방법 | |
| JPH09283515A (ja) | 酸化シリコン膜形成法 |