JPS59114853A - 積層集積回路素子の製造方法 - Google Patents

積層集積回路素子の製造方法

Info

Publication number
JPS59114853A
JPS59114853A JP57223055A JP22305582A JPS59114853A JP S59114853 A JPS59114853 A JP S59114853A JP 57223055 A JP57223055 A JP 57223055A JP 22305582 A JP22305582 A JP 22305582A JP S59114853 A JPS59114853 A JP S59114853A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
electrode
boron nitride
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57223055A
Other languages
English (en)
Other versions
JPS635913B2 (ja
Inventor
Toshiaki Miyajima
利明 宮嶋
Masayoshi Koba
木場　正義
Atsushi Kudo
淳 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57223055A priority Critical patent/JPS59114853A/ja
Publication of JPS59114853A publication Critical patent/JPS59114853A/ja
Publication of JPS635913B2 publication Critical patent/JPS635913B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は積層集積回路素子に関し、特に積層した半導体
層間に絶縁膜を介挿した多層構造の回路素子に関する。
〈従来技術〉 近年、半導体集積回路装置を一層高密度化するべく、三
次元に半導体層を積層した素子の開発が試みられている
。
第１図は従来から提案されている積層高密度集積回路素
子の断面図で、実際には更に多層に積層するが、図が複
雑になるのを避けるための半導体層１０．２０を２層に
積層した例を示す。半導体基板１１．２１に不純物領域
１２．２２を形成し、適宜導電体１３によって電気的接
続を施こした各半導体層１０及び２０は絶縁層３ｏを介
して積層されている。
上記積層構造の集積回路素子を製造する場合。
回路を作成した第１半導体層１ｏ上に全面に絶縁膜３０
を被着し、次に第２半導体層２ｏのためにポリシリコン
或いは非晶質シリコン２１膜を形成して液膜２１を単結
晶化し１回路素子を作成する。
ポリシリコン或いは非晶質シリコン膜を単結晶化するた
めにアニール処理が行われるが、従来がら電気炉アニー
ルによる方法と、光、電子、或いはイオン等を照射、す
るエネルギービームアニールによる方法とがある。後者
のエネルギービームアニ−ルによる方法は、前者の電気
炉アニールに比べ一般にアニールに要する処理時間が短
かいという特性がある。
処で順次半導体層を積層して素子を構成する場合、′下
層の半導体層には通常数に回路素子が形成されている。
従ってこのような下層半導体層にとってはアニールされ
ることは好ましくない。
エネルギービームアニール法では上述のようにアニール
時間が短いという特性があり、これはまた素子全体が均
一な温度になり難いことでもある。
このようなことを利用し、アニール時間を熱が膜の深さ
方向へ伝搬する時間より短かくすることで一応下部半導
体層に熱的な影響を与えることなく、アニールしたい上
部半導体層のみ温度を上げてアニールすることができる
。
しかしこの種の積層集積回路素子は、通常アニールすべ
き半導体層の下部には既に回路素子が作り込まれており
、特に半導体層表面には金属やポリシリコン等の熱伝導
性にすぐれた導電体によって電極及び配線が形成されて
いる。従ってこのような積層半導体層をアニールする場
合、特に処理時間が短い場合には下部半導体の表面状態
、例えば導電体がある部分と無い部分でアニールすべき
半導体層の温度上昇が異なる事態が生じる。
例えは第２図に示すようにシリコン基板ｌｌ内に通常の
方法で半導体素子を作り込み、表面にはＭｏ電極１３を
１μｍの厚さに堆積する。その後表面全体が平坦になる
ように、且つＭｏ電極１３がない部分での厚さが１．５
μｍになるように５ｉ０２膜１４を形成し、さらにその
上に非晶質シリコン層２１を０．５μｍの厚さに形成し
、該非晶質シリコン膜２１に出力１５Ｗで１００μｍ径
のＡｒシレーーを照射してアニールする。ＭＯ電極１３
がない部分での非晶質シリコン２１の表面温度が１００
０℃になった時の非晶質シリコン全体の温度分布を第３
図に示す。第３図より、ＭＯ主電極３上部の非晶質シリ
コン表面では、熱伝導率の大きいＭ’ｏ電極の影響を受
けてＭｏ電極のない部分に比べ最高１５０℃程度温度の
低い部分が生じる。
この状態でアニールを続けるとＭＯ電極のある部分とな
い部分で半導体層２１のアニールのされ方が異なり、粒
径の大きい単結晶を得ることが難かしく、また単結晶の
膜質も均質なものにならず積層構造の集積回路素子基板
として利用するには問題かあった。
〈発明の目的〉 本発明は上記従来の積層集積回路素子の問題点に鑑みて
なされたもので、一部に熱伝導性の良好な導電体を形成
した半導体について、半導体表面の他の領域を比較的熱
伝導率の大きい誘電体で補って表面の熱伝導性の不均一
性を補正し、下部半導体層の表面状態に関係なくアニー
ルすべき半導体層表面の温度分布か均一になるように、
半導体層間に介挿する絶縁膜を選択し、均質で大面積の
単結晶半導体層を得ることができる積層集積回路素子を
提供することである。
〈実施例〉 第４図は本発明による一実施例の要部を示す素子断面図
で、図中第２図と同一部分は同一符号で示す。
シリコン基板１１内に通常の方法で半導体素子を作り込
み、続いて回路動作を可能にするべく基板表面に厚さ１
μｍ程度にＭｏ膜１３を堆積し、該Ｍｏ膜１３を電極或
いは配線形状にパターニングする。次に半導体層表面の
熱伝導率の均一化を図るため、表面全面に熱伝導率の良
好な窒化ホウ素膜１５をスパッタリングで作成し、続い
てＭ。
電極１３がある部分の窒化ホウ素をエツチング除去し、
Ｍｏ電極１３がない部分の半導体層表面を窒化ホウ素膜
１５で埋める。従って窒化ホウ素膜１５は表面の平坦化
も図る役目を果すことができるため、膜厚はＭｏ電極１
３とほぼ同程度に作成すてことか望ましい。
窒化ホウ素膜１５を作成した後、更に５１０２膜１６を
０．５μｍ程度に作成し、上部・下部半導体層間の絶縁
をはかる。５ｉ０２膜１６」二に非晶質シリコン２１を
０．５μｍ程度に形成し、その後出力＋５Ｗ、＋００１
ｔｍ径のＡｒレーザーを照射してシリコン膜２１を単結
晶化する。
上記レーザーアニールの過程において、ＭＯ電極１３か
ない部分の上に位置する非晶質シリコン表面の温度が１
０００℃になったときの非晶質シリコン表面全体の温度
分布を第５図に示す。同図から明らかなように、Ｍｏ電
極１３がある部分とない部分とでの非晶質シリコン膜２
１の表面温度差を１０°Ｃ以内におさめることができる
。これはＭ　ｏ電極１３がない下部半導体層表面を窒化
ホウ素膜１５で被うことにより、半導体層表面としての
熱伝導率の均一化が図られ、レーザービーム照射による
加熱を均等に伝導して上部半導体層の熱分布は均一にな
り、膜厚が均一て粒径の大きい単結晶を作成することか
できる。
上記実施例は半導体層表面のＭＯ電極がない部分を窒化
ホウ素によって埋めたが、熱伝導率が０、　Ｉ　Ｊ／ｃ
ｍａ　ｓｅｃ　＊　ｄｅｇ以上の値をもつ誘電体、例え
ば酸化べＩＪ　ＩＪウム、炭化ケイ素等の材料を利用す
ることができ、また半導体層表面の導電体はＭＯに限ら
ず、他の金属或いは金属のシリサイド、多結晶シリコン
等導電性材料であってもよい。
また上記実施例では、Ａｒレーザーアニール処理時に、
アニールすべき非晶質シリコン膜の表面が露出していた
が、非晶質シリコン膜上部に５ｉ０２膜やＳｉ３Ｎ４膜
、さらにはこれらの積層膜等を形成した後アニールを行
なってもよいし、アニール法としてはＡｒレーザーアニ
ールに限らず、他のレーザーアニール、光アニール、電
子ビームアニール、イオンビームアニール等、エネルギ
ービームアニールであればその方法は問わない。
〈効果〉 以上詳述した如（、本発明によれば熱伝導率の大きい導
電体を形成した半導体層に、導電体を形成していない領
域に熱伝導率の比較的大きい誘電体を形成して表面の熱
伝導率の差を小さくすることにより、積層集積回路素子
の半導体層をエネルギービームでアニールする際、面内
の温度分布を均一にすることが可能となり、その結果均
質で大面積の単結晶半導体層の形成が可能となり、良質
の積層集積回路素子を得ることができる。
【図面の簡単な説明】
第１図は積層集積回路素子の要部断面図、第２図はエネ
ルギービームアニールを行なう時の素子断面の模式図、
第３図は第２図の試料番とＡｒ　レーザーを照射したと
きの非晶質シリコン表面全体の温度分布図、第４図は本
発明の一実施例を説明する素子断面図、第５図は同実施
例にＡｒ　レーザーを照射したときの非晶質シリコン全
体の温度分布図である。 １０・・・下部半導体層、２０：上部半導体層、１１・
・・シリコン基板、１３・・ＭＯ電極配線、２１・・非
晶質シリコン膜、１５・・・窒化ホウ素膜、１６・・・
５ｉ０２膜。

Claims (1)

    【特許請求の範囲】
  1. １）素子形成した半導体層を、誘電体層を介して少なく
    とも２層以上積層してなる積層集積回路素子において、
    導電体によって電極配線した半導体層上の、導電体か形
    成されていない領域に、上記導電体とほぼ膜厚が同程度
    で且つ熱伝導率が０．　Ｉ　ＪＡｍ・ｓｅｃ・ｄｅｇ以
    上の誘電体を形成し、該誘電体及び導電体を一体的に被
    って全面に誘電体層を形成してなることを特徴とする積
    層集積回路素子。
JP57223055A 1982-12-21 1982-12-21 積層集積回路素子の製造方法 Granted JPS59114853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223055A JPS59114853A (ja) 1982-12-21 1982-12-21 積層集積回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223055A JPS59114853A (ja) 1982-12-21 1982-12-21 積層集積回路素子の製造方法

Publications (2)

Publication Number Publication Date
JPS59114853A true JPS59114853A (ja) 1984-07-03
JPS635913B2 JPS635913B2 (ja) 1988-02-05

Family

ID=16792125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223055A Granted JPS59114853A (ja) 1982-12-21 1982-12-21 積層集積回路素子の製造方法

Country Status (1)

Country Link
JP (1) JPS59114853A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142350A (en) * 1990-07-16 1992-08-25 General Motors Corporation Transistor having cubic boron nitride layer
US5227318A (en) * 1989-12-06 1993-07-13 General Motors Corporation Method of making a cubic boron nitride bipolar transistor
US5232862A (en) * 1990-07-16 1993-08-03 General Motors Corporation Method of fabricating a transistor having a cubic boron nitride layer
US5279869A (en) * 1989-12-06 1994-01-18 General Motors Corporation Laser deposition of cubic boron nitride films
US5330611A (en) * 1989-12-06 1994-07-19 General Motors Corporation Cubic boron nitride carbide films
WO2009013873A1 (ja) * 2007-07-20 2009-01-29 Sharp Kabushiki Kaisha 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821854A (ja) * 1981-07-31 1983-02-08 Sanyo Electric Co Ltd 半導体回路素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821854A (ja) * 1981-07-31 1983-02-08 Sanyo Electric Co Ltd 半導体回路素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227318A (en) * 1989-12-06 1993-07-13 General Motors Corporation Method of making a cubic boron nitride bipolar transistor
US5279869A (en) * 1989-12-06 1994-01-18 General Motors Corporation Laser deposition of cubic boron nitride films
US5330611A (en) * 1989-12-06 1994-07-19 General Motors Corporation Cubic boron nitride carbide films
US5142350A (en) * 1990-07-16 1992-08-25 General Motors Corporation Transistor having cubic boron nitride layer
US5232862A (en) * 1990-07-16 1993-08-03 General Motors Corporation Method of fabricating a transistor having a cubic boron nitride layer
WO2009013873A1 (ja) * 2007-07-20 2009-01-29 Sharp Kabushiki Kaisha 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置

Also Published As

Publication number Publication date
JPS635913B2 (ja) 1988-02-05

Similar Documents

Publication Publication Date Title
JP2687966B2 (ja) 半導体装置の製造方法
JPH07114184B2 (ja) 薄膜形シリコン半導体装置およびその製造方法
JPS59114853A (ja) 積層集積回路素子の製造方法
JPH06163401A (ja) 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
JPS59114829A (ja) 窒化シリコン膜の製造方法
JPS59114852A (ja) 積層集積回路素子
JPS59114854A (ja) 積層集積回路素子
JPH0456453B2 (ja)
JPH06104280A (ja) 薄膜トランジスタ及びその製造方法
JPS6037724A (ja) 薄膜半導体装置の製造方法
JPH1079355A (ja) Ｓｏｉ基板の製造方法
JPH0621064A (ja) 半導体装置の製造方法
JPS5856365A (ja) 半導体装置の製造方法
JPS59114824A (ja) 半導体装置の平坦化方法
JPH01202876A (ja) ジョセフソン接合素子の作製方法
JPS59114830A (ja) 窒化シリコン膜の製造方法
JPS59114828A (ja) 酸化シリコン膜の製造方法
JPS62181455A (ja) 半導体装置の製造方法
JPH01140632A (ja) 半導体装置の製造方法
JPH029449B2 (ja)
JPS6362894B2 (ja)
JPH02109337A (ja) 半導体装置の製造方法
JPS6213818B2 (ja)
JPS58175854A (ja) 多層構造集積回路の製造方法
JPS60245146A (ja) 半導体装置の製造方法