JPS62181455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62181455A JPS62181455A JP2198886A JP2198886A JPS62181455A JP S62181455 A JPS62181455 A JP S62181455A JP 2198886 A JP2198886 A JP 2198886A JP 2198886 A JP2198886 A JP 2198886A JP S62181455 A JPS62181455 A JP S62181455A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- film
- layer
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 abstract description 9
- 230000008025 crystallization Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係り、特に非晶質半
導体を結晶化させることにより生ずる導帽 ツ！ σ）
亦 イｋ 名−−工１０８１ イ ８丘 パ江 イ太
ゐ組 例 〃）石１４失 スー ７千 へ ｔｇ術に
関する。
導体を結晶化させることにより生ずる導帽 ツ！ σ）
亦 イｋ 名−−工１０８１ イ ８丘 パ江 イ太
ゐ組 例 〃）石１４失 スー ７千 へ ｔｇ術に
関する。
最近、半導体装置の高密度化及び高速化を目的として、
従来の半導体装置と積層して構成する「三次元半導体装
置」の開発が進められている。
従来の半導体装置と積層して構成する「三次元半導体装
置」の開発が進められている。
現在試作が行われている一例を第３図に示す。
第３図の（ａ）はｐ型Ｓｉ基板３１１上に構成したｎ
−ＭＯ８凰トランジスタの断面図である。該トランジス
タの製造方法の電路は以下の通りである。
−ＭＯ８凰トランジスタの断面図である。該トランジス
タの製造方法の電路は以下の通りである。
ｐ−型Ｓｔ基板の所要の部分ＶＣ拡散、イオンインプラ
ンテーシ胃ン等の方法により、ソース及びドレインとな
るｎ／１１３１２を形成する。その後ゲート酸化膜３１
３、ゲート電極３１４を形成しほぼ全域とパッシベーシ
ョン層である５１０２３１３により覆う。
ンテーシ胃ン等の方法により、ソース及びドレインとな
るｎ／１１３１２を形成する。その後ゲート酸化膜３１
３、ゲート電極３１４を形成しほぼ全域とパッシベーシ
ョン層である５１０２３１３により覆う。
ソース、ドレイン電極メタル３１５を蒸着等により形成
し再び５ｉ０２でほぼ全域を覆う。然る後にソース及び
ドレインの取り出し用電極を形成する。このようにして
形成した素子では段差が生じているため平担化のために
ポリイミド層３１７を形成する。
し再び５ｉ０２でほぼ全域を覆う。然る後にソース及び
ドレインの取り出し用電極を形成する。このようにして
形成した素子では段差が生じているため平担化のために
ポリイミド層３１７を形成する。
このようにして形成された第３図の（ａ）に示すトラン
ジスタと同様にｎ−型Ｓｉ基板上ｖｒ−ｐ−ＭＯ３型ト
ランジスタを形成する。この２種のトランジスタを図３
の（ｂ）の如＜ ｒｒｃね合せることによりドレインを
共通とするｃ −ＭＯＳ ｉｃ！！）ランジスタが形成
される。
ジスタと同様にｎ−型Ｓｉ基板上ｖｒ−ｐ−ＭＯ３型ト
ランジスタを形成する。この２種のトランジスタを図３
の（ｂ）の如＜ ｒｒｃね合せることによりドレインを
共通とするｃ −ＭＯＳ ｉｃ！！）ランジスタが形成
される。
この場合には、（１）メタル電極、絶縁膜の堆積。
パターニングを繰返し行う必要がある。（ＩＩ）この重
ね合せの結果、段差が生じ平担化のために余分なプロセ
スを行つ必要がある。（Ｉｉｌ）プロセスの途中で表面
酸化膜が形成され、障壁を介しての接触が生ずることな
どの問題点があった。
ね合せの結果、段差が生じ平担化のために余分なプロセ
スを行つ必要がある。（Ｉｉｌ）プロセスの途中で表面
酸化膜が形成され、障壁を介しての接触が生ずることな
どの問題点があった。
〔発明の目的〕
従って本発明は上記した点に鑑みてなされたもので、電
気的に良好な接触特性を有する半導体装置間の接続を省
プロセス、省材料かつ低コストに実現する半導体装置の
製造方法を提供するものである。
気的に良好な接触特性を有する半導体装置間の接続を省
プロセス、省材料かつ低コストに実現する半導体装置の
製造方法を提供するものである。
本発明は結晶Ｓｌを基体として形成した半／ｊｆ体装置
同志を接続して、新たな機能を有する半導体装置を製造
するにあたって、非晶質Ｓｌ層を介在させるプロセスを
含みまた該非晶質５ｉＬＤ選択的な結晶化に伴う導電率
の増加と、この結晶化にともなう！−間の接続の機械的
強度の増大とを上記半導体装置の必要な接触部として形
成するプロセスを含むことを特徴とする半導体装置の＋
Ｆｌ造方決方法る。
同志を接続して、新たな機能を有する半導体装置を製造
するにあたって、非晶質Ｓｌ層を介在させるプロセスを
含みまた該非晶質５ｉＬＤ選択的な結晶化に伴う導電率
の増加と、この結晶化にともなう！−間の接続の機械的
強度の増大とを上記半導体装置の必要な接触部として形
成するプロセスを含むことを特徴とする半導体装置の＋
Ｆｌ造方決方法る。
本発明によれば中非晶質状態においてはきわめて高抵抗
であり絶縁体として動作し、また結晶化した部分ＰＣお
いては抵抗率が小さくなり、ｆｌは導体として動作する
非晶質Ｓ１層及び選択的な結晶化層の利用により、半導
体装置間の分離及び接続が可能となる。このことは、従
来、金属層により導体を、また酸化膜等により絶縁分離
を行っていたことに比らべ、プロセスの簡略化が可能と
なることを示している。 （１１）非晶質Ｓｌの形成は
水素を含む原料ガスの分解等、還元性雰囲気で行う゛た
め、基体Ｓｔの半導体装置と金１４との接触部に従来発
生したｎａｔｌｖｅ ｏｘｉｄｅを除去することが可能
となり、障壁層を介さず直接接合を形成できることを示
している。
であり絶縁体として動作し、また結晶化した部分ＰＣお
いては抵抗率が小さくなり、ｆｌは導体として動作する
非晶質Ｓ１層及び選択的な結晶化層の利用により、半導
体装置間の分離及び接続が可能となる。このことは、従
来、金属層により導体を、また酸化膜等により絶縁分離
を行っていたことに比らべ、プロセスの簡略化が可能と
なることを示している。 （１１）非晶質Ｓｌの形成は
水素を含む原料ガスの分解等、還元性雰囲気で行う゛た
め、基体Ｓｔの半導体装置と金１４との接触部に従来発
生したｎａｔｌｖｅ ｏｘｉｄｅを除去することが可能
となり、障壁層を介さず直接接合を形成できることを示
している。
０ｉＤ非晶質Ｓｔ層の結晶化の手段としては、非晶質Ｓ
ｔと結晶Ｓｔの吸収係数が大きくちがっている波長の光
を、結晶化を行わせたい領域に集光して照射する方法が
用いられるため選択的に、また他に影響を及はすことな
く、結晶化させることができる。もちろん、このビーム
をン１を査することにより所望のパターン形状の加工も
実現できる。 “ＩＶ）更に用いている材料がＳ
ｌを主成分元累として會む非晶質Ｓｉであるため、結晶
化の過程で基体Ｓｉとなじみが良く機械的強度を増大で
きる。
ｔと結晶Ｓｔの吸収係数が大きくちがっている波長の光
を、結晶化を行わせたい領域に集光して照射する方法が
用いられるため選択的に、また他に影響を及はすことな
く、結晶化させることができる。もちろん、このビーム
をン１を査することにより所望のパターン形状の加工も
実現できる。 “ＩＶ）更に用いている材料がＳ
ｌを主成分元累として會む非晶質Ｓｉであるため、結晶
化の過程で基体Ｓｉとなじみが良く機械的強度を増大で
きる。
本発明による半導体装置の具体的な製造方法を図面を用
いて詳細に説明する。第１図は本発明により作製した半
導体装置の断面図であり、ここではＣ−ＭＯ８型トラン
ジスタを例としている。
いて詳細に説明する。第１図は本発明により作製した半
導体装置の断面図であり、ここではＣ−ＭＯ８型トラン
ジスタを例としている。
通常のＭＯ８型トランジスタの製造プロセスに従い第１
図（ａ）に示すようにｐ型Ｓｉ基板１１１上にｎ−ＭＯ
８型トランジスタを、またｎ型Ｓｔ基板１１２上にｐ
−ＭＯＳ ｇｖ ）ランジスタを作製した。但し、これ
乙ｔハトラソ、・ンスｉずはＩ−トダＩバＩ Ａ ４Ｆ
Ａ ｈＶ Ｊ杏ｆパッシベーション膜として５ｉ０２膜
１３を形成し、ソース及びドレイン部、ｔｚｔｖｃ孔あ
けをする工程までにとどめる。
図（ａ）に示すようにｐ型Ｓｉ基板１１１上にｎ−ＭＯ
８型トランジスタを、またｎ型Ｓｔ基板１１２上にｐ
−ＭＯＳ ｇｖ ）ランジスタを作製した。但し、これ
乙ｔハトラソ、・ンスｉずはＩ−トダＩバＩ Ａ ４Ｆ
Ａ ｈＶ Ｊ杏ｆパッシベーション膜として５ｉ０２膜
１３を形成し、ソース及びドレイン部、ｔｚｔｖｃ孔あ
けをする工程までにとどめる。
その後、これらのトランジスタの全面に非晶質Ｓ１膜を
約２μ（この値は１〜１０μの範囲の値をとりうる）形
成した。非晶質Ｓｌ膜の形成方法としては、 ＳｉＨ４
ガスのグロー放電分解、光化学分解法等が用いられる。
約２μ（この値は１〜１０μの範囲の値をとりうる）形
成した。非晶質Ｓｌ膜の形成方法としては、 ＳｉＨ４
ガスのグロー放電分解、光化学分解法等が用いられる。
ここでは原料として５ＩＨ４ガスを用い、通常のプラズ
マＣＶＤ法により堆積した。いずれのプロセスにおいて
も雰囲気は酸素を含まず、逆に還元性及び反応性に富ん
だ水素を含だ状態である。このことは上記トランジスタ
のＳｌ露出部に形成されたｎａｔｔｖｅ ｏｘｉｄｅ膜
を除去するプロセスを含むことに相当し、Ｓ１表面と非
晶質Ｓｔとの接続部はバリアとなる層と含まない直接接
合となる。
マＣＶＤ法により堆積した。いずれのプロセスにおいて
も雰囲気は酸素を含まず、逆に還元性及び反応性に富ん
だ水素を含だ状態である。このことは上記トランジスタ
のＳｌ露出部に形成されたｎａｔｔｖｅ ｏｘｉｄｅ膜
を除去するプロセスを含むことに相当し、Ｓ１表面と非
晶質Ｓｔとの接続部はバリアとなる層と含まない直接接
合となる。
然る後、ソース及びドレイン１に極部にあたる部分の非
晶質Ｓｉ層１５２を８択的に結晶化した第１図（ｂ）。
晶質Ｓｉ層１５２を８択的に結晶化した第１図（ｂ）。
仁の結晶化には光照射を用いる。即ち、非晶質Ｓｌの吸
収係数が結晶Ｓｌの吸収係数に比べて十分大きい波長の
光を用いることにより、非晶質Ｓｔ層のみに元を吸収さ
せ温度上昇を生じさせて結晶化させることができる。た
とえば、波長５μｍ近傍の光の吸収係数は第２図に示す
如く非晶質Ｓｔでの値（１）と結晶Ｓｔでの値（２）が
ほぼ１０００＝１と大きなちがいをもっている。従って
、波長５μｍの光と集光、走査系を用いて、所要の部分
に照射した。
収係数が結晶Ｓｌの吸収係数に比べて十分大きい波長の
光を用いることにより、非晶質Ｓｔ層のみに元を吸収さ
せ温度上昇を生じさせて結晶化させることができる。た
とえば、波長５μｍ近傍の光の吸収係数は第２図に示す
如く非晶質Ｓｔでの値（１）と結晶Ｓｔでの値（２）が
ほぼ１０００＝１と大きなちがいをもっている。従って
、波長５μｍの光と集光、走査系を用いて、所要の部分
に照射した。
これにより、ｎ −ＩＶＤＳ型トランジスタ及びｐ −
ＭＯ５型トランジスタのソース及びドレイン部の必要な
部分の温間が６００°ＣＶｃ上昇し、結晶化された元来
の非晶質Ｓｔ膜はきわめて抵抗率が高く、ＳｉＯ２膜な
みの絶縁性を有しているが、６００°Ｃ以上の温度で結
晶化された多結晶８１層の抵抗率は顕著に減少し、導体
として使用しつる程度の値を得た。即ち、この光を用い
た結ｌｌｌ′ｌｌ化によりソース及びドレイン部のコン
タクト電極が形成できたことになる。また光ｔｒｔｔ射
が行われていない部分は非晶質Ｓｉの状態の１ま残され
るため、この電極形成プロセスによって表面に段差はほ
とんど生じなかった。
ＭＯ５型トランジスタのソース及びドレイン部の必要な
部分の温間が６００°ＣＶｃ上昇し、結晶化された元来
の非晶質Ｓｔ膜はきわめて抵抗率が高く、ＳｉＯ２膜な
みの絶縁性を有しているが、６００°Ｃ以上の温度で結
晶化された多結晶８１層の抵抗率は顕著に減少し、導体
として使用しつる程度の値を得た。即ち、この光を用い
た結ｌｌｌ′ｌｌ化によりソース及びドレイン部のコン
タクト電極が形成できたことになる。また光ｔｒｔｔ射
が行われていない部分は非晶質Ｓｉの状態の１ま残され
るため、この電極形成プロセスによって表面に段差はほ
とんど生じなかった。
再び上記したと同様な方法により、第１図（ｃ）の如く
非晶質Ｓｔ膜を堆積した。これらのｎ −ＭＯ８型トラ
ンジスタとｐ−ＭＯ３型トランジスタとを第１図（ｄ）
Ｋ示す如く重ね合せた。上記のｎ −ＭＯＳとｐ−Ｍ
ＯＳはその大きさについては全く同じであるので、ソー
ス、ドレイン及びゲー） ｆｌｔ極４３１５は重なり合
っている。また上記した如く、これらのトランジスタの
表面の段差は小さいため、はぼ密着した状態となった。
非晶質Ｓｔ膜を堆積した。これらのｎ −ＭＯ８型トラ
ンジスタとｐ−ＭＯ３型トランジスタとを第１図（ｄ）
Ｋ示す如く重ね合せた。上記のｎ −ＭＯＳとｐ−Ｍ
ＯＳはその大きさについては全く同じであるので、ソー
ス、ドレイン及びゲー） ｆｌｔ極４３１５は重なり合
っている。また上記した如く、これらのトランジスタの
表面の段差は小さいため、はぼ密着した状態となった。
重ね合せた部分に残留しているガス除去のため脱気を行
った。更に、ｎ −ＭＯＳ及びＴ）−ＭＯＳのドレイン
部にあたる非晶質Ｓｔ部１５４のみを第１図（ｄ）選択
的に結晶化した。この場合にも、吸収係数のちがいと集
光系の相乗効果により、非晶質部分のみが、選択的な加
熱され結晶化する。
った。更に、ｎ −ＭＯＳ及びＴ）−ＭＯＳのドレイン
部にあたる非晶質Ｓｔ部１５４のみを第１図（ｄ）選択
的に結晶化した。この場合にも、吸収係数のちがいと集
光系の相乗効果により、非晶質部分のみが、選択的な加
熱され結晶化する。
結晶８１部分の温度上昇は小さく、不純物の再仏欣等の
不具合は生じなかった。
不具合は生じなかった。
上記の結晶化の際には、結晶化した非晶質Ｓｔは、基体
となる結晶Ｓｉが”種子”であるかのように結晶化して
いくので、この接合部での不連続性は大きく減少する。
となる結晶Ｓｉが”種子”であるかのように結晶化して
いくので、この接合部での不連続性は大きく減少する。
また非晶質Ｓｔ−非晶質Ｓｉの接合部においても結晶化
にともないＳｔ原子の再配列が生じ強固でかつ連続的な
接合が形成できた。
にともないＳｔ原子の再配列が生じ強固でかつ連続的な
接合が形成できた。
従って、この方法によってｐ−ＭＯ８ｍトランジスタと
ｎ −ＭＯＳ ＩＪＩ トランジスタのドレイン部を共
有した３次元構造のｃ −！ＶＫ）Ｓ ｍ トランジス
タを形成することが１３Ｔ能となった。
ｎ −ＭＯＳ ＩＪＩ トランジスタのドレイン部を共
有した３次元構造のｃ −！ＶＫ）Ｓ ｍ トランジス
タを形成することが１３Ｔ能となった。
本実施例においては、３次元構造のＣ−ＭＯ８型トラン
ジスタの製造方法について述べたが、本発明の方法は上
記した例に適用されるばかりでないことは言うまでもな
い。２１−以上の半導体素子を積層してｆｒたな特性を
もつ半導体装置を製造するに際して、導電性接触と絶縁
性接触を分離して行う必要がある場合に適用可能で必る
。
ジスタの製造方法について述べたが、本発明の方法は上
記した例に適用されるばかりでないことは言うまでもな
い。２１−以上の半導体素子を積層してｆｒたな特性を
もつ半導体装置を製造するに際して、導電性接触と絶縁
性接触を分離して行う必要がある場合に適用可能で必る
。
また結晶化する部分に予じめドーパント元素を１オン・
インプランテーション等により添加し。
インプランテーション等により添加し。
然る後に結晶化することがこの部分の導電率を向上させ
る上で有用であることは言うまでもない。
る上で有用であることは言うまでもない。
第１図は本発明Ｖこよる半導体−ｗｊ、置の製造手植の
概略を示す図、第２図は吸収特性を示す図、第３図は従
来例を示す図である。 １１１・・・ｎ−□Ｓトランジスタを１杉成するｐ−型
Ｓ五基板、 １１１・・・ｐ−ＭＯＳ）ランジスタを形成するｎ−型
Ｓｔ基板、 １２１・・・ｎ−Ｍ）Ｓ）ランジスタのソース、ドレイ
ンとなるｎ層、 １３・・・５ｔｏ２．１４・・・ゲート成極、１５１乃
至１５４・・・非晶質Ｓｔ層とその結晶化された部分。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第２図 第３図
概略を示す図、第２図は吸収特性を示す図、第３図は従
来例を示す図である。 １１１・・・ｎ−□Ｓトランジスタを１杉成するｐ−型
Ｓ五基板、 １１１・・・ｐ−ＭＯＳ）ランジスタを形成するｎ−型
Ｓｔ基板、 １２１・・・ｎ−Ｍ）Ｓ）ランジスタのソース、ドレイ
ンとなるｎ層、 １３・・・５ｔｏ２．１４・・・ゲート成極、１５１乃
至１５４・・・非晶質Ｓｔ層とその結晶化された部分。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第２図 第３図
Claims (3)
- （１）結晶シリコンよりなる半導体装置を重ね合せて形
成される半導体装置において、前記半導体装置の表面に
非晶質シリコンを形成したのち重ね合せ、かつ前記非晶
質シリコンの一部分を結晶化させることにより導電性接
触を形成することを特徴とする半導体装置の製造方法。 - （２）前記非晶質シリコンが水素を含む膜であることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - （３）前記非晶質シリコンの結晶化の方法として、光ビ
ームを用いることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198886A JPS62181455A (ja) | 1986-02-05 | 1986-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198886A JPS62181455A (ja) | 1986-02-05 | 1986-02-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62181455A true JPS62181455A (ja) | 1987-08-08 |
Family
ID=12070405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2198886A Pending JPS62181455A (ja) | 1986-02-05 | 1986-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62181455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108776A (ja) * | 1989-09-22 | 1991-05-08 | Mitsubishi Electric Corp | 積層型半導体装置およびその製造方法 |
-
1986
- 1986-02-05 JP JP2198886A patent/JPS62181455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108776A (ja) * | 1989-09-22 | 1991-05-08 | Mitsubishi Electric Corp | 積層型半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437225A (en) | Method of forming SOS devices by selective laser treatment and reactive formation of isolation regions | |
| JPS60160159A (ja) | スタックドｍｏｓデバイスの製造方法 | |
| JPH05198739A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH0355984B2 (ja) | ||
| JPH0564456B2 (ja) | ||
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| JPH07153969A (ja) | 分離型多結晶シリコン内構成体の製造方法 | |
| EP0113522B1 (en) | The manufacture of semiconductor devices | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPH0438141B2 (ja) | ||
| JPH0778975A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0325949B2 (ja) | ||
| JPS62181455A (ja) | 半導体装置の製造方法 | |
| JPH0438140B2 (ja) | ||
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JPS635913B2 (ja) | ||
| JPH0638473B2 (ja) | 半導体装置の製造方法 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP3204007B2 (ja) | 半導体装置の製造方法 | |
| JPS6242391B2 (ja) | ||
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| TW538505B (en) | Method of fabricating bipolar complementary metal-oxide semiconductor on silicon on insulator |