JPS63117420A

JPS63117420A - シリサイド層の形成方法

Info

Publication number: JPS63117420A
Application number: JP26267286A
Authority: JP
Inventors: Masao Nagase; 雅夫永瀬; Kazuyuki Saito; 和之斉藤; Hideo Yoshino; 吉野　秀男
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1986-11-06
Filing date: 1986-11-06
Publication date: 1988-05-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の属する技術分野本発明は高品質、高信頼性の金属シリサイド電極形成に
関するものである。

（２）従来技術とその問題点金属シリサイド電極を形成する従来の手法の主なものと
して、 ■　基板上に金属シリサイド膜を直接堆積する方法、 ■　基板上に金属膜とＳｉ膜の多層膜を形成したものを
、熱処理によりシリサイド反応を起こし、シリサイド膜
を形成する方法、 ■　Ｓｉ上に金属膜を堆積し、熱処理によりＳｔと金属
とのシリサイド反応をおこし、シリサイド膜を形成する
方法、がある。

■■の方法では、平坦なＳｉ膜上で形成すれば、比較的
平坦なシリサイド膜旧尋ることはできるが、組成比のコ
ントロールが難しいという問題がある上に電極として用
いるためには、パターニングを行う必要がある。

■の方法では、Ｓｉと金属のシリサイド反応を利用して
いるので、ストイキオメトリを充分満足する良質なシリ
サイド膜を得ることができる上に、下地のシリコンのパ
ターンに・対して、セルファライン（自己整合）的にシ
リサイド膜の形成が行える。

しかしこの方法で、単結晶Ｓｉ上あるいは多結晶Ｓｔの
基板６上にシリサイド膜形成を行うと、図１に示すよう
にシリサイド膜７に波打ちが発生する。

このような波打ちが発生すると、例えば図２（ａ）のよ
うにＭｏ等のシリサイド膜５の電極をゲート電極に適用
する場合、波打ちによる応力集中などのためゲート絶縁
膜３の耐圧の劣化やゲート絶縁膜３とＳｉ基板１との間
の界面の界面準位の増大を招（。また、多結晶Ｓｉ層４
を配線層として利用する場合には、従来技術ではシリサ
イド層５を厚くしてい（と、波打ちのためにはがれ等の
問題を生じ十分な低抵抗化が行えない。また、図２（ｂ
）に示すようにｐｎ接合の電極として用いる場合、波打
ちによりシリサイド層５が拡散層２をつきぬけるため接
合特性の劣化をもたらす等の問題を起こす。１３は分離
用酸化膜である。このシリサイド膜５の波打ちを防ぐ手
法としては、従来からＩＴＭ（ｔｏｎｅｔ　ａｌ　Ｊａ
ｐａｎ、１．Ａｐｐｌ、Ｐｈｙｓ、ｖｏｌ、２２’ｐｐ
、１．５７−１．５９（１９８３）参照〕が知られてい
る。この方法は金属膜を通して打ち込んだイオンによっ
て、金属膜とＳｉ基板との界面に、金属とＳｉのインタ
ーミキシング層を形成することにより、熱処理時のシリ
サイド反応を均一に進め、平坦なシリサイド膜を得ると
いう手法である。

しかしこの手法においては、打ち込むイオンの平均飛程
Ｒｐを金属／　Ｓ　ｉ界面に合わせなければならず、一
般的に高い打ち込みエネルギーを要する。

このため、飛程偏差ΔＲｐも大きくなることになり、浅
い接合形成には適さない、さらに、イオンの打ち込みエ
ネルギーとイオン種で金属膜厚が決定されてしまい、シ
リサイド膜厚を自由に決められない。又、金属膜は一般
には多結晶であり、形成条件によって状態がかなり変化
するため、Ｒｐ及びΔＲｐを確実に決めるのが困難であ
る。特に、高融点金属のように柱状結晶になっている場
合、ＩＴＭ法をゲート電極形成に適用すると、粒界をイ
オンが通過し易く、粒界の下のゲート酸化膜を損傷する
可能性がある。

（３）発明の目的本発明の目的は、Ｓｉ基板と金属膜とのシリサイド反応
により形成する電極用シリサイド膜に関して、シリサイ
ド膜が形成後に波打つという問題を解決し、シリサイド
電極の電気的特性、信頬性を向上させることのできるシ
リサイド層の形成方法を提供することにある。

（４）発明の構成（４−１）発明の特徴と従来の技術との差異本発明の特
徴は金属とＳｉとのシリサイド反応を用いてシリサイド
膜を形成する工程において、Ｓｔを非晶質Ｓｉとするこ
とにより、均一にシリサイド反応を進め、シリサイド反
応による体積変化によって起こる応力を吸収２分散させ
ることができ、形成されたシリサイド膜の波打ちを防ぐ
ことにある。従来、金属とＳｔとのシリサイド反応を用
いてシリサイド電極を形成する場合、例えばＭｏ５−Ｆ
ＩＥＴのソース・ドレイン拡散層に適用する場合には下
地が単結晶Ｓｉであり、ゲート電極形成に適応する場合
は多結晶であったため、シリサイド層７を形成した時に
、シリサイド反応が均一に起こらず、形成されたシリサ
イド膜は波打ってしまう。これに対し、本発明において
はＳｉを非晶質にしているため、図３に示すように、シ
リサイド反応が均一に起こり、Ｓｉ基板６上でシリサイ
ド膜７が波打つことはない。

又、本発明はＩＴＭ法と異なり、金属膜を通してイオン
を打ち込んでいない。このため、ｐｎ接合の形成に適用
した場合には、その深さ方向の制御が容易となり、より
浅い接合が得られるという効果がある。又、ゲート電極
の形成に適用した場合にはイオンの突き抜けによるゲー
ト酸化膜の損傷を軽減できるという効果かえられる。又
、シリサイド膜厚を接合深さに関係なく設定できるとい
う効果がある。

（４−２）実施例〔例１〕図４は本発明の第一の実施例で、浅いｐｎ接合のシリサ
イド層極に本発明を適用したものである。

ｎ型Ｓｉ基板１０１上に形成した酸化膜（ＳｉＯｚ）１
０２を既知のりソグラフィ技術及びエツチング技術によ
り加工し、酸化膜１０２に開口部１００を形成する〔図
４（ａ））。この開口部１００に選択的にイオン注入し
９４層を形成する。例えば、ＢＦ２を２５ＫｅＶ　、４
　ｘｌ　Ｑ　”　ｃｍ　−”打ち込み、接合深さ０．１
０μｍのｐ型拡散層１０３を形成する。さらに、この開
口部１００に、例えばＳｔを３０ＫｅＶ　、　２　ＸＩ
Ｏ鳳’　ａｍ　−”打ち込み、Ｓｉ上の表層を０．０７
μ割程度の深さまで非晶質層１０４とする。

その後、全面にＭ０膜１０５を２００人堆積する〔図４
（ｂ）〕。熱処理により非晶質Ｓｉ層１０４とその上部
のＭ０膜１０５を反応させシリサイドＮ１０６を形成す
る。

この実施例では、Ｍ０シリサイドＮ１０６が５００人が
形成される〔図４（Ｃ１）。酸化膜上の未反応のＭ０膜
１０５゛を除去した後、眉間絶縁膜１０７及び配線層１
０８を形成する〔図４（ｄ））。

この例に示すように、非晶質化したＳｔとＭｅを反応さ
せ、シリサイドを形成しているので、平坦なシリサイド
層を得ることが出来る。このため非常に浅いｐｎ接合上
にシリサイドを形成しても、ｐｎ接合の特性を劣化させ
ることはない。

〔例２〕図５は本発明の第２の実施例で、ゲート電極上にシリサ
イドを形成するものである。ｎ型Ｓｉ基板２０１上に形
成したゲート酸化膜２０２上に、ジシランの雰囲気中、
５００℃で非晶質Ｓｉ層２０４を堆積する〔図５（ａ）
）、その後、Ｍ０膜１０５を堆積しく図５−ｂ）、熱処
理により非晶質ＳｔとＭ、を反応させＭ０シリサイド層
１０６を形成する〔図１Ｃ））。この際、非晶ｉｉ　Ｓ
　ｉとＭｏを反応させているため、シリサイド膜１０６
は平坦となる。その後パターニングを行い〔図５（ｄ）
）、これをゲート電極として用いる。この発明の効果と
して、従来技術に比ベゲート耐圧の向上、ストレスによ
る界面準位の増大の防止が挙げられる。又、これを配線
層として用いる場合、波打ちがないため多結晶Ｓｔの大
部分をシリサイド化しても歩留りの低下を招かないため
、配線層の薄層化に効果がある。

〔例３〕図６は本発明の第３の実施例で、ＭＯＳ、ＮＥＴのソー
ス・ドレイン電極及びゲート電極形成に本発明を適用す
るものである。

ｎ型Ｓｉ基板３０１上に既知の技術により素子間分離用
酸化膜３０２を形成し、ゲート酸化膜３０３を形成後非
晶質Ｓｉ膜を堆積し既知のパターニング技術によりゲー
ト電極多結晶５ｉ３０４を形成する〔図６（ａ））。

既知の技術により接合深さが非常に浅いソース・ドレイ
ンｐ型拡散層３０５を形成し、ソース・ドレイン部分の
表面層のＳｔをＳｔのイオン注入により非晶質化して非
晶質Ｓｉ膜３０６を形成する。全面に堆積したＣｖＤ酸
化膜のエッチバックによりサイドウオール膜３０７形成
と同時にゲート電極３０４及びソース・ドレイン電極（
ｐ型拡散り３０５３０５上ｉ面を露出させ全面にＭ０膜
３０８を堆積する〔図６（ｂ））。熱処理によりシリサ
イド膜３０９．３１０を形成した後、未反応のＭｏを除
去し、層間膜３１１及び配線３１２を形成する〔図６（
０））。このように接合深さの非常に浅い拡散層を有す
る微細ＭＯ５−ＦＥＴのゲート及びソース・ドレイン拡
散層に本発明を適用することにより、シリサイドのセル
ファライン形成という特徴を生かし、ゲート及び拡散層
の低抵抗化を同時に行い、なおかつ高信顛のゲート及び
拡散層の特性を得ることができる。

〔例４〕図７は本発明の第４の実施例で、シリサイド配線に対し
て本発明を適用するものである。

ｎ型Ｓｉｉ板４０１上に酸化膜４０２を形成し、その上
にＭ、膜４０３を堆積する。Ｍ０膜４０３上に非晶ｉｉ
　Ｓ　ｉ層４０４を堆積し、既知の技術により非晶質Ｓ
ｉ層４０４のパターニングを行う〔図７（ａ））。その
後、熱処理によりＭ０シリサイド膜４０５の形成を行い
、未反応のＭｏを除去する〔図７（ｂｌ）。このように
してシリサイド層を形成すれば、シリサイド膜の波打ち
がないため、膜はがれによる断線等の不良の少ない配線
を実現することができる。又、波打ちによる膜はがれが
低減されているため、従来技術で形成したシリサイド配
線層に比べ膜厚を厚くできるため配線抵抗の低減にも効
果がある。

以上述べた各実施例では、ｎ型基板を使用した例につい
で述べたが、ｐ型Ｓｉ基板を用いた場合においてもＳｉ
イオン注入により非晶質層を得る事ができる。また、非
晶質層は、Ｓｉイオン注入のみに限って形成されるわけ
でなく、他の不純物、例えばＡｒ等の希ガスイオンの注
入によって形成する事ができる。また、例えばｐ型基板
上にＡｓを注入した際にはｐｎ接合用の不純物導入とＳ
ｔ層の非晶質化を同時に達成する事ができる。上記実施
例で非晶質化のＳｉ注入量を２Ｘ１０ＩＳｃｍ−”とし
たが、非晶質化の程度としては例えば電子線回折により
ハローパターンが確認できる程度であれば本発明に対し
て十分な効果が得られる。

（５）発明の効果以上詳細に説明のように、本発明によれば、波打ちの無
いシリサイド膜が得られる。これにより、シリサイドを
ゲート電極に適用した場合には、ゲート絶縁膜耐圧の劣
化や、ゲート絶縁膜とＳｉ界面の界面準位の増大を防ぐ
ことができるとともに、ｐｎ接合の電極に適用した場合
には、接合特性の劣化を防げる。また、シリサイド膜を
配線層として用いる場合には、波打ちによる歩留りの低
下を防ぐ効果があり、さらに配線層の膜厚を増やすこと
も可能となるので配線の低抵抗化にも効果がある。

【図面の簡単な説明】図１は従来技術でシリサイド膜を形成した場合のシリサ
イド膜の状態を示す断面略図、図２（ａｌ（ｂ）は従来
技術で形成したシリサイド膜をそれぞれゲート電極とｐ
ｎ接合の電極に適用した場合の例を示す断面略図、図３
は本発明により形成したシリサイド膜の状態を示す断面
略図、図４　（ａ）　（ｂ）　（Ｃ）　（ｄ）は本発明
の実施例１を説明するための断面略図、図５［ａ）　（
ｂ）　（ｃ）　（ｄ）は本発明の実施例２を説明するた
めの断面略図、図６　（ａ）　（ｂ）　（Ｃ）は本発明
の実施例３を説明するための断面略図、図７（ａ）（ｂ
ｌは本発明の実施例４を説明するための断面略図である
。１・・・ｎ型Ｓｉ基板、２・・・ｐ型拡散層、３・・・
ゲート酸化膜、４・・・多結晶Ｓｉ、５・・・Ｍ０シリ
サイド、１３・・・分離用酸化膜、６・・・ｎ型Ｓｉ基
板、７・・・シリサイド膜、１００・・・開口部、１０
１・・・ｎ型Ｓｉ基板、１０２・・・酸°“化膜、１０
３・・・ｐ型拡散層、１０４・・・非晶質層、１０５・
・・Ｍ０膜、１０５゛・・・未反応のＭ０膜、１０６・
・・Ｍ、シリサイド層、１０７・・・層間絶縁膜、１０
８・・・配線、２０１・・・ｎ型Ｓｉ基板、２０２・・
・酸化膜、２０４−・・非晶質５ｉＮ１３０１・・・ｎ
型Ｓｉ基板、３０２・・・素子間分離用酸化膜、３０３
・・・ゲート酸化膜、３０４・・・ゲート電極多結晶Ｓ
ｔ、３０５・・・ｐ型拡散層、３０６・・・非晶質Ｓｉ
膜、３０７・・・サイドウオール酸化膜、３０８・・・
Ｍ、膜、３０９・・・Ｍ、シリサイド膜、３１０・・・
Ｍ０シリサイド膜、３１１・・・層間膜、３１２・・・
配線、４０１・・・ｎ型Ｓｉ基板、４０２・・・酸化膜
、４０３−Ｍ、膜、４０４・・・非晶質Ｓｉ層、４０５
”・Ｍｏ　シリサイド層。

Claims

【特許請求の範囲】

非晶質シリコン層と金属層の多層構造を形成する工程と
、該非晶質シリコン層と該金属層とを熱処理により反応
させる工程を含むシリサイド層の形成方法。